25.08.2013 Views

Wersja pełna [8,55 MB] - Wydział Elektroniki, Telekomunikacji i ...

Wersja pełna [8,55 MB] - Wydział Elektroniki, Telekomunikacji i ...

Wersja pełna [8,55 MB] - Wydział Elektroniki, Telekomunikacji i ...

SHOW MORE
SHOW LESS

You also want an ePaper? Increase the reach of your titles

YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.

KARTA PRZEDMIOTU<br />

Nazwa przedmiotu Inżynieria układów programowalnych<br />

Skrót nazwy IUP<br />

Stopień:<br />

1. (inżynierski) 2. (magisterski)<br />

X<br />

Kierunek:<br />

Elektronika i telekomunikacja Automatyka i robotyka Informatyka<br />

X<br />

Osoba odpowiedzialna za przedmiot:<br />

Imię: Miron<br />

Nazwisko: Kłosowski<br />

E-mail: mkl@ue.eti.pg.gda.pl<br />

Lp. Zagadnienie<br />

Karta zajęć – wykład<br />

poziom<br />

wiedzy umiej.<br />

liczba<br />

godzin<br />

A B C D E<br />

1. Wprowadzenie do języka VHDL, jego geneza i zastosowania. X 0,33<br />

2. Poziomy abstrakcji i metody opisu układów cyfrowych. X 0,33<br />

3. Elementy opisu jednostki projektowej w języku VHDL. X 0,33<br />

4. Przypisania, sygnały, zmienne, operatory i ich syntezowalność. X 0,33<br />

5. Typy danych w języku VHDL i ich użyteczność do syntezy. X 0,33<br />

6. Funkcja rezolucji. X 0,33<br />

7. Wektory i operacje na wektorach. X 0,67<br />

8. Procesy kombinacyjne. Synteza logiki kombinacyjnej. X 0,67<br />

9. Instrukcje warunkowe, wyboru i pętli w procesach. X 0,33<br />

10. Stałe i wartości początkowe sygnałów i zmiennych. X 0,33<br />

11. Hierarchia i parametryzacja jednostek projektowych. X 0,33<br />

12. Procesy sekwencyjne i ich syntezowalność. X 0,67<br />

13. Synteza liczników i dzielników częstotliwości. X 0,33<br />

14. Synteza rejestrów przesuwnych. X 0,33<br />

15. Synteza maszyn stanów. Kodowanie stanów. Stany zabronione. X 1<br />

16. Zjawisko metastabilności przerzutników i jego unikanie. X 0,33<br />

17. Atrybuty i ich zastosowania. X 0,33<br />

18. Konwersja typów w języku VHDL. X 0,33<br />

19. Funkcje i procedury w języku VHDL. X 0,33<br />

20. Symulacja projektu w języku VHDL. Testbench. X 0,67<br />

21. Implementacja funkcji logicznych w układach programowalnych. X 0,33<br />

22. Rodzaje pamięci konfiguracji w układach programowalnych. X 0,33<br />

23. Budowa i zastosowania układów SPLD na przykładzie układów GAL. X 0,33<br />

24. Budowa i zastosowania układów CPLD. X 0,67<br />

25. Budowa i zastosowania układów FPGA. X 0,67<br />

26. Budowa i właściwości bloków wejścia/wyjścia w układach FPGA. X 0,67<br />

27. Dedykowane bloki funkcjonalne w układach FPGA. X 1<br />

28. Automatyczna synteza bloków funkcjonalnych. X 0,33<br />

29. Metody konfiguracji układów FPGA. X 0,67<br />

30. Projektowanie z uwzględnieniem ograniczeń. X 0,33<br />

31. Specjalistyczne układy programowalne. X 0,33<br />

32. Analogowe układy programowalne. X 0,33<br />

33. Programowalne systemy typu „System On Chip”. X 0,33<br />

133

Hooray! Your file is uploaded and ready to be published.

Saved successfully!

Ooh no, something went wrong!