Wersja pełna [8,55 MB] - Wydział Elektroniki, Telekomunikacji i ...
25.08.2013 • Views
Share Embed Flag

Wersja pełna [8,55 MB] - Wydział Elektroniki, Telekomunikacji i ...

Wersja pełna [8,55 MB] - Wydział Elektroniki, Telekomunikacji i ...

Wersja pełna [8,55 MB] - Wydział Elektroniki, Telekomunikacji i ...

SHOW MORE
SHOW LESS
ePAPER READ
DOWNLOAD ePAPER
eti.pg.gda.pl

Create successful ePaper yourself

Turn your PDF publications into a flip-book with our unique Google optimized e-Paper software.

START NOW

KARTA PRZEDMIOTU<br />

Nazwa przedmiotu Projektowanie układów ASIC<br />

Skrót nazwy PUAS<br />

Stopień:<br />

1. (inżynierski) 2. (magisterski)<br />

X<br />

Kierunek:<br />

Elektronika i telekomunikacja Automatyka i robotyka Informatyka<br />

X<br />

Osoba odpowiedzialna za przedmiot:<br />

Imię: Bogdan<br />

Nazwisko: Pankiewicz<br />

E-mail: bpa@ue.eti.pg.gda.pl<br />

Karta zajęć – wykład<br />

poziom<br />

liczba<br />

Lp. Zagadnienie<br />

wiedzy umiej.<br />

godzin<br />

A B C D E<br />

1. Technologie produkcji układów scalonych, kroki technologiczne,<br />

reguły technologiczne, dostępne elementy i ich ograniczenia.<br />

X 1<br />

2. Rozrzuty względne i bezwzględne i metody projektowania<br />

zapewniające dopasowanie elementów.<br />

X 1<br />

3. Scalone przetworniki cyfrowo-analogowe, klasyfikacja i podstawowe<br />

właściwości.<br />

X 1<br />

4. Realizacja scalona wybranych przetworników CA. X 1<br />

5. Scalone przetworniki analogowo-cyfrowe, klasyfikacja i podstawowe<br />

właściwości.<br />

X 1<br />

6. Układy próbkująco–pamiętające i scalona realizacja wybranych<br />

przetworników AC.<br />

X 1<br />

7. Podstawowe układy cyfrowe: bramki i przerzutniki. X 1<br />

8. Szacowanie czasów propagacji i wybór optymalnych wymiarów<br />

tranzystorów.<br />

X 1<br />

9. Projektowanie ścieżek zegarowych. Generacja drzewa zegarowego. X 1<br />

10. Zautomatyzowane projektowanie układów cyfrowych. Omówienie<br />

możliwości komercyjnych systemów projektowych. (np Cadence).<br />

X 1<br />

11. Testowanie układów ASIC. Projektowanie układów z uwzględnieniem<br />

ich testowania.<br />

X 1<br />

12. Omówienie interfejsu IEEE1149.1. X 1<br />

13. Zastosowanie interfejsu IEEE1149.1 do testowania systemów<br />

cyfrowych.<br />

X 1<br />

14. Problemy związane z projektowaniem systemów mieszanych<br />

analogowo-cyfrowych.<br />

X 1<br />

15. Tendencje rozwojowe układów ASIC. X 1<br />

Razem 15<br />

478

logo

products

Resources

Company

Terms of service
Privacy policy
Cookie policy
Cookie settings
Imprint
Change language
Made with love in Switzerland
© 2024 Yumpu.com all rights reserved

Hooray! Your file is uploaded and ready to be published.

Saved successfully!

Ooh no, something went wrong!