Wersja pełna [8,55 MB] - Wydział Elektroniki, Telekomunikacji i ...

13. Przykłady syntezy układów kombinacyjnych X X 1
14. Synteza układów kombinacyjnych z wykorzystaniem
multiplekserów
X X 1
15. Synteza układów iteracyjnych X X 1
16. Przykłady syntezy arytmetycznych i logicznych układów iteracyjnych X X 1
17. Synteza układów sekwencyjnych synchronicznych – synteza
abstrakcyjna
X X 1
18. Synteza układów sekwencyjnych synchronicznych –minimalizacja
liczby stanów wewnętrznych
X X 1
19. Synteza układów sekwencyjnych synchronicznych –kodowanie stanów X X 1
20. Synteza kombinacyjna układów sekwencyjnych X X 1
21. Analiza czasowa pracy układów sekwencyjnych. X X 1
22. Synteza układów sekwencyjnych asynchronicznych– synteza
abstrakcyjna
X X 1
23. Synteza układów sekwencyjnych asynchronicznych –kodowanie stanów
zabezpieczające przed wyścigami, minimalizacja liczby stanów
wewnętrznych
X X 1
24. Synteza układów sekwencyjnych asynchronicznych – różnice w
stosunku do układów synchronicznych
X X 1
25. Synteza układów sekwencyjnych asynchronicznych z wykorzystaniem
przerzutników asynchronicznych SR
X X 1
26. Synteza układów sekwencyjnych asynchronicznych – z
wykorzystaniem układów kombinacyjnych ze sprzężeniem zwrotnym,
zabezpieczenie przed hazardem statycznym i dynamicznym
X X 1
27. Przykłady syntezy sekwencyjnych układów asynchronicznych –
przerzutniki, układy bramkowania impulsów
X X 1
28. Synteza układów cyfrowych z wykorzystaniem układów MSI X X 1
29. Synteza typowych układów liczników, rejestrów z wykorzystaniem
układów MSI
X X 1
30. Synteza techniczna układów cyfrowych – funktory logiczne,
przerzutniki, układy MSI –zasady łączenia układów w obrębie rodziny
oraz wykonanych w różnych technologiach
X X 1
Razem 30
Lp. Zagadnienie
Karta zajęć – wykład cz II
poziom
wiedzy umiej.
A B C D E
1. Pamięci - klasyfikacja, typy dostępu informacyjnego X 1
2. Układy programowalne – PLA, PAL, ROM X 1
3. Układy programowalne – PLD, CPLD, FPGA X 1
4.
Komputerowe wspomaganie projektowania ukladów cyfrowych – X 1
problemy i języki opisu sprzętu
liczba
godzin
5. VHDL – struktura i własności języka X 1
6. VHDL – opis zewnętrzny elementu (entity), porty X 1
7. VHDL – opis wewnętrzny elementu, typy architektur X 1
8. Stałe, sygnały, pliki, aliasy. X 0,33
9. Kształtowanie sygnałów, czasy propagacji X 0,67
10. Typy i atrybuty danych X 1
11. Operatory i ich przeciążanie X 1
12. Procesy kombinacyjne i zegarowe, zmienne X 1
13. Opis układów synchronicznych typu Moore’a X 1
14. Opis układów synchronicznych typu Mealy’ego X 1
15. Biblioteki i pakiety X 1
16. Przykład konstrukcji pakietu X 1
Razem 15
339