25.08.2013 Views

Wersja pełna [8,55 MB] - Wydział Elektroniki, Telekomunikacji i ...

Wersja pełna [8,55 MB] - Wydział Elektroniki, Telekomunikacji i ...

Wersja pełna [8,55 MB] - Wydział Elektroniki, Telekomunikacji i ...

SHOW MORE
SHOW LESS

You also want an ePaper? Increase the reach of your titles

YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.

KARTA PRZEDMIOTU<br />

Nazwa przedmiotu Zastosowania FPGA i CPLD w systemach CPS<br />

Skrót nazwy ZFSC<br />

Stopień:<br />

1. (inżynierski) 2. (magisterski)<br />

X<br />

Kierunek:<br />

Elektronika i telekomunikacja Automatyka i robotyka Informatyka<br />

X<br />

Osoba odpowiedzialna za przedmiot:<br />

Imię: Miron<br />

Nazwisko: Kłosowski<br />

E-mail: mkl@ue.eti.pg.gda.pl<br />

Lp. Zagadnienie<br />

Karta zajęć – wykład<br />

poziom<br />

wiedzy umiej.<br />

liczba<br />

godzin<br />

A B C D E<br />

1. Metody opisu systemów CPS. X 0,33<br />

2. Podstawowe właściwości grafów DFG. X 0,33<br />

3. Obliczanie „iteration bound” grafu DFG metodą LPM. X 0,67<br />

4. Właściwości implementacji sprzętowej (powierzchnia, moc, szybkość). X 0,33<br />

5. Przetwarzanie potokowe na przykładzie filtru FIR. X 0,67<br />

6. Przetwarzanie równoległe na przykładzie filtru FIR. X 0,67<br />

7. Przetwarzanie równoległe i potokowe a pobór mocy. X 0,33<br />

8. Retiming. Algorytmy retimingu. Transformacja k-slow. X 1<br />

9. Unfolding – właściwości i zastosowania. X 1<br />

10. Folding – właściwości i zastosowania. X 1<br />

11. Tablice systoliczne. X 0,33<br />

12. Realizacja sprzętowa filtrów cyfrowych. X 1<br />

13. Arytmetyka CSD. X 0,67<br />

14. Arytmetyka rozproszona. X 0,67<br />

15. Filtry typu Cascaded Integrator Comb. X 0,33<br />

16. Budowa mnożników. X 0,33<br />

17. Budowa innych układów funkcyjnych. X 0,67<br />

18. Optymalizacja bloków arytmetyki. X 0,33<br />

19. Arytmetyka nadmiarowa. X 0,67<br />

20. Cyfrowa synteza sygnałów. Bloki DDS. X 0,67<br />

21. Realizacja sprzętowa układów DCT i FFT. X 0,67<br />

22. Realizacja sprzętowa układów kompresji i dekompresji danych. X 0,33<br />

23. Bloki funkcjonalne DSP w układach FPGA – budowa i właściwości. X 0,67<br />

24. Automatyczna generacja systemów DSP w kodzie VHDL. X 0,33<br />

25. Przykłady zastosowań systemów CPS zrealizowanych na bazie układów<br />

FPGA.<br />

X 1<br />

Razem 15<br />

536

Hooray! Your file is uploaded and ready to be published.

Saved successfully!

Ooh no, something went wrong!