Wersja pełna [8,55 MB] - Wydział Elektroniki, Telekomunikacji i ...

Nazwa przedmiotu Układy cyfrowe
Skrót nazwy UCF
Stopień:
KARTA PRZEDMIOTU
1. (inżynierski) 2. (magisterski)
X
Kierunek:
Elektronika i telekomunikacja Automatyka i robotyka Informatyka
X
Osoba odpowiedzialna za przedmiot:
Imię: Janusz
Nazwisko: Kozłowski
E-mail: jk23@eti.pg.gda.pl
Lp. Zagadnienie
Karta zajęć – wykład
1. Wprowadzenie: podstawowe pojęcia i definicje. Teoria układów
kombinacyjnych i sekwencyjnych. Matematyczny opis układów w
postaci tabel przejść stanów i grafów.
2. Podstawy arytmetyki na liczbach binarnych. Binarny zapis liczb
wymiernych. Algorytm zamiany wymiernych liczb dziesiętnych na
postać binarną.
3. Podstawowe kody: naturalny kod binarny, liczby BCD oraz kody U1 i
U2 reprezentujące liczby ze znakiem. Kod Gray’a, jego własności i
zastosowania.
4. Aksjomaty i twierdzenia algebry Boole’a. Tabele podstawowych
funkcji logicznych. Przekształcanie wyrażeń logicznych i dowodzenie
tożsamości logicznych. Schematy Venna i analiza sieci zestykowych.
5. Kanoniczne postaci funkcji logicznych. Doprowadzanie funkcji do
postaci kanonicznych. Implikanty i implicenty funkcji logicznych oraz
ich własności.
6. Upraszczanie funkcji logicznych: algorytmiczna metoda minimalizacji
Quinne’a – Mc Cluskeya oraz minimalizacja funkcji w tablicach
Karnaugha.
7. Systemy funkcjonalnie pełne - przykłady. Podstawowe funktory
logiczne. Kanoniczna realizacja funkcji logicznych na bramkach NAND
i NOR. Analiza sieci bramek logicznych.
8. Multipleksery i demultipleksery: zasada działania i typowe
zastosowania. Projektowanie cyfrowych układów multipleksujących.
Synteza funkcji logicznych na multiplekserach.
9. Synteza układów kombinacyjnych - przykładowe zadania projektowe.
Zastosowanie kodów odpornych na błędy: kody z bitami parzystości i
kod Hamminga.
10. Synteza układów iteracyjnych: opis w postaci tabeli i grafu. Realizacja
układów iteracyjnych wykonujących elementarne operacje
arytmetyczne i logiczne.
poziom
liczba
godzin
wiedzy umiej.
A B C D E
X 1
X 1
X 1
X 1
X 1
X 1
X 1
X 1
X 1
X 1
11. Synteza układów synchronicznych sekwencyjnych: modele Moore’a i
Mealy’ego, zmiana rodzaju opisu. Upraszczanie grafów układów
sekwencyjnych.
X 1
12. Przerzutniki synchroniczne typu D, T, JK i RS: zasada działania i X 1
360