Algorithmes de la morphologie mathématique pour - Pastel - HAL

Algorithmes de la morphologie mathématique pour les architectures orientées fluxJaromír BRAMBORPar dualité, le hi-shuffling, est défini par la fonction shfhi. Il assure la fonctionnalité similaire sur lesmoitiés supérieures des deux vecteurs d’entrée.shfhi :: I → (PVec I α, PVec I α) → PVec I αshfhi s (x ,y) = listArray (1,p) ( alter s ( (ielems x (h+1, p)) ,(ielems y (h+1, p)) ) )where p = dimsAr1D x ; h = div p 2Notons que les arrays d’entrée des fonctions shuffle shflo et shfhi doivent avoir la même dimension etcelle-ci doit être de 2 m , m ∈ N. La figure 6.3 illustre la gamme complète des shuffles dérivables à partirdes définitions précédentes pour les arrays de 2 3 éléments.XY1,A 2,B 3,C 4,D 5,E 6,F 7,G 8,H 1,I 2,J 3,K 4,L 5,M 6,N 7,O 8,PXY1,A 2,B 3,C 4,D 5,E 6,F 7,G 8,H 1,I 2,J 3,K 4,L 5,M 6,N 7,O 8,P1,A1,I 2,B 2,J 3,C 3,K 4,D 4,L5,E 5,M 6,F 6,N 7,G 7,O 8,H 8,P 1,A2,B 1,I 2,J 3,C 4,D 3,K 4,L5,E 6,F 5,M 6,N 7,G 7,O 8,H 8,Pshflo 1 (X,Y)shfhi 1 (X,Y)shflo 2 (X,Y)shfhi 2 (X,Y)XY1,A 2,B 3,C 4,D 5,E 6,F 7,G 8,H 1,I 2,J 3,K 4,L 5,M 6,N 7,O 8,P1,A 2,B 3,C 4,D 1,I 2,J 3,K 4,Lshflo 4 (X,Y)5,E 6,F 7,G 7,O 5,M 6,N 8,H 8,Pshfhi 4 (X,Y)FIG. 6.3 : La gamme des fonctions shuffle pour les vecteurs paquetés de 8 éléments6.3.2 Découpage sur les macro blocs et leur recollage sur les architectures SWARDans notre travail SIMD avec les architectures SWAR, il est convenable de découper l’array d’entréeen macro blocs dont les dimensions sont égales à la taille N du registre qui héberge les données des typesmultimédia. Les processeurs GPPMM les plus courants (SH-5, Intel IA-64, AMD64, Intel MMX) ont lataille du registre multimédia de 64 bits ce qui prédestine, pour le travail avec les données de 8 bits, ledécoupage en macro bloc de 8 × 8 éléments. Le type de 8 bits est couramment utilisé dans le traitementd’images comme le type de base pour le stockage des pixels. Si nous utilisons le type de 16 bits, notremacro bloc serait réduit à 4 × 4 éléments.Sur les architectures différentes avec les registres plus larges, telles qu’Intel SSE2/3 dont les registressont de 128 bits, le choix du macro bloc peut être différent. Notons que ces architectures ont la taille deleurs registres d’une puissance n de 2, N = 2 n , ce qui satisfait les exigences des fonctions shuffles surles dimensions des vecteurs d’entrée.En plus du choix de découpage, nous allons accéder aux données dans la mémoire en utilisant lestypes paquetés. Ainsi, nous allons percevoir les arrays dans nos définitions comme paquetés. Ce qui veutdire qu’à la place de travailler avec les macro blocs de dimensions N × N du typeAr ( I , I ) αnous allons travailler, après le paquetage, comme défini dans 4.4.3 page 68, avec les macro blocs du typeAr ( I , I ) (PVec I α)qui auront les éléments du type PVec de taille N et où une dimension de cet array sera réduite à 1.Ainsi, nous allons travailler avec un array d’une dimension qui sera stocké dans un type pour les arrays2D. Celle des dimensions qui sera réduite à 1 dépendra de notre choix du sens du paquetage. Cetteperception est, en effet, un cas spécial issu du choix particulier des dimensions du macro bloc.134