Algorithmes de la morphologie mathématique pour - Pastel - HAL

Algorithmes de la morphologie mathématique pour les architectures orientées fluxJaromír BRAMBOR3.2.3 Structure, capacité et fréquence des mémoiresIndispensable pour le traitement, l’accès rapide à la mémoire est aussi important que la performancede l’unité centrale. Dans la plupart des cas aujourd’hui, les mémoires sont hiérarchisées selon la capacitéet selon le temps d’accès qui est lié à la fréquence de la mémoire. Cette hiérarchisation est généralementdictée par le prix du produit. On se trouve ainsi avec un système composé de la mémoire principale etun certain nombre (1, 2, 3, voir plus) de mémoires dites caches qui sont plus rapides que la mémoireprincipale et dont la rapidité diminue et dont la capacité augmente à mesure que l’on s’éloigne de l’unitéexécutive. Ces mémoires sont utilisées pour stocker les copies de travail des données. Ainsi, l’accès auxdonnées durant le calcul est rendu plus rapide. Pour plus de précisions, notamment sur les types et lefonctionnement détaillé de la mémoire cache, nous adressons le lecteur à la littérature LM99, Str04 .Idéalement, les données sont présentes dans la mémoire la plus rapide au moment où on en a besoinpour le calcul. Si tel était le cas, nous aurions une situation optimale. Pour y arriver et placer la donnéede la mémoire principale à la mémoire cache la plus rapide, diverses stratégies sont appliquées. On parledu préchargement de la donnée (angl. prefetch). Ce préchargement est implémenté soit au niveau dumatériel et on parle ainsi du préchargement automatique de données, soit au niveau du logiciel en utilisantles instructions spécialisées dédiées au travail avec la mémoire cache dans le cas où notre matériel nedispose pas du préchargement automatique. Tel est le cas, par exemple, pour le travail avec le processeurSH-5 BHM+ 00 .Car, dans le cas où nous n’aurions pas effectué manuellement le préchargement et où la donnéene serait pas présente dans la mémoire la plus rapide, l’architecture procéderait automatiquement aumécanisme du chargement instantané ce qui aurait ralenti ou stoppé l’exécution du programme jusqu’àce que la donnée ait été transférée dans cette mémoire. Et ce qui causerait, bien sûr, de graves implicationssur la performance.Nous présentons un exemple pratique de cette situation pour le processeur SH-5, q.v. fig. 3.7. Àremarquer notamment la façon d’exécution des instructions LD.Q et LDX.Q (cf. moitié supérieure deFIG. 3.7 : État du pipeline du processeur SH-5 lors de l’exécution dans le cas de données non présentes dans lamémoire cache38