Algorithmes de la morphologie mathématique pour - Pastel - HAL

Liste des figures1.1 Évolution du nombre des transistors par produit Intel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191.2 Évolution de nombre de transistors des processeurs graphiques NVidia . . . . . . . . . . . . . . . . . . . . . 221.3 Évolution des performances des processeurs graphiques NVidia . . . . . . . . . . . . . . . . . . . . . . . . 233.1 Les types d’architectures selon la taxonomie de Flynn. Légende : UC - unité centrale, P - processeur, M -mémoire, MI - mémoire d’instructions, MD - mémoire de données . . . . . . . . . . . . . . . . . . . . . . . 323.2 Exécution dans le pipeline du processeur SH-5 se poursuit de gauche à droite. Légende : F1, F2 (fetch) - phasesde la mise en pipeline d’une instruction ; D - décodage de l’instruction ; E1, E2, E3 (execute) - jusqu’à 3 phasesd’exécution, fonction exacte (mémoire, calcul en entiers, en virgule flottante) dépend de l’instruction, WB(writeback) - écriture des résultats dans le registre . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 333.3 La taxonomie de Duncan . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 343.4 Exemples des configurations et de la topologie d’interconnexions des architectures systoliques. Le réseau d’interconnexionsest décrit par les flèches épaisses, les entrées et les sorties vers la mémoire sont décrites par lesflèches fines. Légende : E - élément du calcul . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 353.5 Exemple de fonctionnement d’une architecture à vague. Lors des trois itérations décrites, différents éléments(E) sont activés et effectuent le calcul. L’activation est illustrée par une bordure épaisse. . . . . . . . . . . . . 353.6 Exemple d’un graphe d’exécution d’un algorithme de filtrage morphologique qui utilise les nivellements. Lesdonnées transmises par le réseau d’interconnexions sont les images entières. . . . . . . . . . . . . . . . . . . 363.7 État du pipeline du processeur SH-5 lors de l’exécution dans le cas de données non présentes dans la mémoirecache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 383.8 Listing d’un programme pour le processeur ST200. L’exécution se poursuit par des blocs encadrés, ici par 4instructions à la fois, chacun des blocs est exécuté durant 1 cycle d’horloge. . . . . . . . . . . . . . . . . . . 403.9 Calcul sur un stream de données, D - donnée, E i - unité exécutive i . . . . . . . . . . . . . . . . . . . . . . . 443.10 Exemple d’un kernel d’application. La fonction f est appliquée à tous les éléments du stream. D - donnée, K M- kernel d’application, f - fonction à appliquer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 453.11 Le kernel de réduction crée un stream plus étroit à partir d’un stream plus large. D - donnée, K R - kernel deréduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 453.12 Exemple de fonctionnement d’un kernel de filtrage. À la sortie, les valeurs négatives sont éliminées du stream.D - donnée, K F - kernel de filtrage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 453.13 Schéma de l’architecture von Neumann avec une mémoire cache incorporée dans l’unité centrale, CPU - blocd’unité centrale, MEM - bloc de la mémoire, BUS - bus assurant la liaison de l’unité centrale à la mémoire . . 463.14 Exécution de plusieurs processus sur les architectures différentes (selon Stallings Sta06 ) . . . . . . . . . . . . . 483.15 Architecture hyper-threading, CPU - bloc d’unité centrale, MEM - bloc de la mémoire, BUS - bus liant l’unitécentrale avec la mémoire, LP ∗ - processeur logique . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 493.16 Architecture hyper-threading avec deux cœurs, CPU ∗ - bloc d’unité centrale, MEM - bloc de la mémoire, BUS- bus liant l’unité centrale avec la mémoire, LP ∗ - processeur logique . . . . . . . . . . . . . . . . . . . . . . 493.17 Calcul sur un stream en utilisant les fils d’exécution et l’approche Divide ans Conquer, T ∗ - thread, DIV - phasede division du stream, CQR - phase conquer, collecte des résultats, D - donnée, f - fonction du kernel . . . . . 503.18 Schéma des blocs du pipeline graphique . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 524.1 Structure du type de données paquetées iu8vec8 (notation MorphoMedia Bra05 ) qui est composée de 8 élémentsdu type iu8 (integer unsigned 8 bit) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 654.2 Skeleton algorithmique pipe . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 664.3 Découpage d’un array lors de sa transformation à un array paqueté, nombre d’éléments dans un élément paquetén = 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 684.4 Exemple de vectorisation d’un array 2D pour différentes versions de découpage et la taille du vecteur paquetén = 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 694.5 Passage d’un array à un flux de données est effectué dans la logique des kernels d’exécution . . . . . . . . . 71207