Algorithmes de la morphologie mathématique pour - Pastel - HAL

Jaromír BRAMBOR3.1. TAXONOMIE DES ARCHITECTURESune architecture systolique directement sur la puce du capteur CMOS et dont les éléments exécutifs sontdotés des fonctionnalités SIMD GCRW+ 99 .Mais ce n’est qu’une des possibilités, un autre exemple de la configuration systolique avec la topologieadaptée pour la multiplication des matrices 2x2 Dun90 est présenté sur la fig. 3.4(b) et un exempletrivial d’une architecture systolique est un pipeline linéaire travaillant d’une façon synchrone et constituédes blocs fonctionnels distincts, q.v. fig. 3.4(c).MémoireMémoireEEEEEMémoireEEEEEE E E(a) pour le traitement d’images,grille carrée, 4 voisins(b) pour la multiplication desmatrices 2x2(c) pour le traitement en pipelineFIG. 3.4 : Exemples des configurations et de la topologie d’interconnexions des architectures systoliques. Leréseau d’interconnexions est décrit par les flèches épaisses, les entrées et les sorties vers la mémoire sont décritespar les flèches fines. Légende : E - élément du calcul3.1.2.3 Architectures array à vagueLes architectures array qui n’utilisent pas en même temps tous les éléments pour le calcul et n’enstimulent qu’un certain nombre sont nommées architectures à vague. Comme c’était le cas pour lesarchitectures systoliques desquelles elles sont très proches, les architectures à vague sont composées d’uncertain nombre de processeurs et d’un réseau d’interconnexions. Mais elles diffèrent de ces dernières parla façon asynchrone de passage des données par le réseau d’interconnexions. La donnée résultante d’unélément du calcul est passée à travers le réseau seulement si son successeur est prêt pour travailler aveccette donnée et la demande. On distingue ainsi une communication entre les éléments, ce qui n’était pasle cas chez les architectures systoliques où seule la donnée était transférée à travers le réseau.La figure 3.5 illustre le fonctionnement d’une architecture à vague sur trois itérations. Différentesunités du calcul sont activées dans chacune des étapes, la forme précise de cette activation dépend ducalcul à effectuer.E 1,1E 1,2 E 1,3E 2,1 E 2,2E 2,3E 1,4E 2,4E 1,1E 1,2 E 1,3E 2,1 E 2,2E 2,3E 1,4E 2,4E 1,1E 1,2 E 1,3E 2,1 E 2,2E 2,3E 1,4E 2,4E 3,1E 3,2 E 3,3E 4,1 E 4,2E 4,3E 3,4E 4,4E 3,1E 3,2 E 3,3E 4,1 E 4,2E 4,3E 3,4E 4,4E 3,1E 3,2 E 3,3E 4,1 E 4,2E 4,3E 3,4E 4,4(a) itération no. 1(b) itération no. 2(c) itération no. 3FIG. 3.5 : Exemple de fonctionnement d’une architecture à vague. Lors des trois itérations décrites, différentséléments (E) sont activés et effectuent le calcul. L’activation est illustrée par une bordure épaisse.35