Hardware-Entwurf mit VHDL

Weitere Magazine

Empfehlungen

Info

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik Beispiel: SIGNAL b : signed (7 DOWNTO 0); SIGNAL a : unsigned (7 DOWNTO 0); Die erste Deklaration erzeugt ein Objekt mit einem Wertebereich von -128 bis + 127, während bei der zweiten Deklaration der Bereich 0 bis 255 ist. Eine wichtige Randbedingung für die Datentypen unsigned und signed ist, dass Felder stets von links nach rechts gelesen werden. Dabei steht das MSB immer links, unabhängig von der Indizierungsrichtung des Feldes. Aus diesem Grund wird empfohlen, dass die Indizierungsrichtung für diese Typen immer abfallend ist und das LSB immer den Index Null hat. Konvertierungsfunktionen im Package std_logic_arith: Zur Wortlängenanpassung der Datentypen signed und unsigned und zur Umwandlung der Datentypen signed und unsigned in den Basistyp integer oder zur Umwandlung in die vier Typen aus dem Package std_logic_1164 existieren Konvertierungsfunktionen. Die Konvertierungsfunktionen des Package std_logic_arith sind: Funktionsname Erstes Argument Zweites Argument Ergebnistyp conv_integer conv_integer conv_integer conv_unsigned conv_unsigned conv_unsigned conv_unsigned conv_signed conv_signed conv_signed conv_signed conv_std_logic_vector conv_std_logic_vector conv_std_logic_vector conv_std_logic_vector Beispiele: signed unsigned std_ulogic integer signed unsigned std_ulogic integer signed unsigned std_ulogic integer signed unsigned std_ulogic - - - Wortbreite Wortbreite Wortbreite Wortbreite Wortbreite Wortbreite Wortbreite Wortbreite Wortbreite Wortbreite Wortbreite Wortbreite Tabelle 4.2: Konvertierungsfunktionen im Package std_logic_arith S_Stdv
Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik Typkonversionen für den Datentyp std_logic_vector: Im Package std_logic_arith gibt es keine Konvertierungsfunktionen für den Datentyp std_logic_vector. Für die Umwandlung von std_logic_vector zu integer gibt es in den Packages std_logic_unsigned bzw. std_logic_signed die Konvertierungsfunktion conv_integer. Für die Typkonversion des Typs std_logic_vector zu anderen Typen gibt es keine Konvertierungsfunktionen. Die Konvertierung von std_logic_vector zu signed bzw. unsigned erfolgt durch die eingebauten Typkonversionen zwischen ähnlichen Array-Typen (Type-Casting). Beispiel: Type-Casting vom Datentyp std_logic_vector zum Datentyp unsigned LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; ENTITY conversion_demo IS PORT (value: IN std_logic_vector (7 DOWNTO 0); result: OUT unsigned (7 DOWNTO 0) ); END; ARCHITECTURE behaviour OF conversion_demo IS BEGIN result
Seite 1 und 2:
Skriptum zur Lehrveranstaltung Hard
Seite 3 und 4:
Hardware-Entwurf mit VHDL Prof. Dr.
Seite 5 und 6:
Seite 7 und 8:
Seite 9 und 10:
Seite 11 und 12:
Seite 13 und 14:
Seite 15 und 16:
Seite 17 und 18:
Seite 19 und 20:
Seite 21 und 22:
Seite 23 und 24:
Seite 25 und 26:
Seite 27 und 28:
Seite 29 und 30:
Seite 31 und 32:
Seite 33 und 34:
Seite 35 und 36:
Seite 37 und 38:
Seite 39 und 40:
Seite 41 und 42:
Seite 43 und 44:
Seite 45 und 46:
Seite 47 und 48:
Seite 49 und 50:
Seite 51 und 52:
Seite 53 und 54:
Seite 55 und 56:
Seite 57 und 58:
Seite 59 und 60:
Seite 61 und 62:
Seite 63 und 64:
Seite 65 und 66:
Seite 67 und 68: Hardware-Entwurf mit VHDL Prof. Dr.
Seite 117: Hardware-Entwurf mit VHDL Prof. Dr.
Seite 169 und 170:
Seite 171 und 172:
Seite 173 und 174:
Seite 175 und 176:
Alle anzeigen

Hardware-Entwurf mit VHDL

Erfolgreiche ePaper selbst erstellen

Template löschen?

Als Template speichern?