Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL
Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik
• IF-Anweisung:
- Mit der IF-Anweisung sind bedingte Verzweigungen realisierbar.
- Syntax:
IF condition_1 THEN
. . .
. . . -- sequentielle Anweisungen
. . .
{ ELSIF condition_n THEN
. . .
. . . -- sequentielle Anweisungen
. . . }
[ ELSE
. . .
. . . -- sequentielle Anweisungen
. . . ]
END IF ;
- Zwingend erforderlich ist nur das erste „IF ... THEN“ und das abschließende „END IF ;“.
ELSIF und ELSE sind optional. ELSIF kann mehrfach, ELSE darf nur einmal auftreten.
- Ab dem Standard von 1993 können auch Labels vergeben werden:
[if_label :] IF condition_1 THEN
. . .
END IF [if_label] ;
- Die IF-Abfragen erfolgen in der angegebenen Reihenfolge. Sie haben daher wesentlichen Einfluß
auf die Funktion eines Modells (siehe Kapitel Synthese).
- Beispiel:
ARCHITECTURE behavioral OF mux_4_1 IS
BEGIN
IF (cntrl = ’’000’’) THEN -- erste Abfrage hat höchste Priorität
y