Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL
Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik
6.2 Einflüsse auf das Syntheseergebnis
Synthesewerkzeuge bilden Synthesemodelle auf Strukturen mit verfügbaren Komponenten ab. Dies
erfolgt abhängig vom Modell, von der Bibliothek/Zielhardware und der Steuerung des Werkzeugs.
Für Schaltungen gibt es immer mehrere Modellierungsvarianten. Durch geschickte Verwendung von
Sprachelementen kann bereits bei der Modellierung eine Entscheidung über eine mehr oder weniger
geeignete Schaltung getroffen werden.
Neben dem Modellierungsstil haben die verfügbaren Komponenten und die Steuerung des Syntheseprogramms
erheblichen Einfluß auf das Ergebnis. Der Benutzer gibt durch das Synthesemodell vor,
welche Funktion er realisiert haben möchte. Durch die Angabe von Synthesezielen und Randbedingungen
(Constraints) kann er dem Syntheseprogramm vorgeben, welche Ziele erfüllt werden sollen.
VHDL-Modell
(Modellierungsstil)
Synthesewerkzeug
Bibliothek/ Vorgaben/Steuerung
Zielhardware des Synthesewerkzeugs
Abbildung 6.1: Einflüsse auf das Syntheseergebnis
Syntheseergebnis
Grundlegende Syntheseziele sind neben einer funktionierenden Schaltung ein möglichst geringer Flächenverbrauch
und eine möglichst hohe Taktfrequenz. Die Constraints können über Menüs oder Befehlsskripte
vorgegeben werden. Nach dem Syntheselauf liefern die Synthesewerkzeuge die Information,
ob und inwieweit die Vorgaben eingehalten wurden.
Es ist i.d.R. nicht sinnvoll, Randbedingungen auf unmögliche Werte zu setzen (z.B. Laufzeit 0 ns),
sondern Werte nahe des Machbaren zu verwenden. Durch die Abhängigkeiten zwischen Fläche und
Geschwindigkeit liegen die optimalen Lösungen der Synthese, aufgetragen in einem Diagramm Laufzeit
über Fläche, auf einer Hyperbel. In der Praxis erhält man eine endliche Anzahl von (nicht immer
optimalen) Syntheseergebnissen.
Laufzeit
Fläche
optimale Lösungen
nicht optimale Lösungen
Abbildung 6.2: Syntheseergebnisse im Fläche-Laufzeit-Diagramm
VHDL-SYNTHESE 130