Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL
Prof. Dr.-Ing. Stefan Wolter
Kapitel 6 VHDL-Synthese
6.1 Synthesefähige Sprachkonstrukte
Elektrotechnik und Informatik
Da VHDL ursprünglich als Beschreibungs- und Simulationssprache entwickelt wurde, gibt es eine
Reihe von Sprachkonstrukten, die nicht synthetisierbar sind. Hierzu gehören beispielsweise Datentypen
wie physical oder file. Im allgemeinen ist darauf zu achten, daß hinsichtlich des für die Synthese
unterstützten Sprachumfangs für die Syntheseprogramme spezifische Einschränkungen gelten.
Das Institute of Electrical and Electronics Engineers (IEEE) empfiehlt in seinem Standard P1076.6
eine Syntax und Semantik für die VHDL-Synthese auf der RT-Ebene. Dieser Standard basiert auf den
IEEE Standards 1076, 1164 und 1076.3. Zweck dieses Standards ist die garantierte Austauschbarkeit
von VHDL-Synthesemodellen zwischen Synthesewerkzeugen, die diesen Standard unterstützen.
In diesem Standard werden drei Kategorien unterschieden:
• „Supported“,
• „Ignored“,
• „Not Supported“.
„Supported“ zeigt an, dass das Synthesewerkzeug den verwendeten VHDL-Code in eine Schaltung
abbilden kann.
„Ignored“ bedeutet, dass das Synthesewerkzeug den VHDL-Code akzeptiert, jedoch nicht in Hardware
umsetzt. Dies kann dazu führen, dass Syntheseresultate nicht die gewünschte Funktion erfüllen.
Ob und welche Warnungen von dem Syntheseprogramm ausgegeben werden, ist nicht Bestandteil des
Standards.
„Not Supported“ heißt, dass das Synthesewerkzeug den VHDL-Code nicht akzeptiert.
Weitere Informationen zum IEEE P1076.6-Standard findet man unter: http://www.vhdl.org/siwg/.
VHDL-SYNTHESE 128