Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL
Prof. Dr.-Ing. Stefan Wolter
Kapitel 1 Einleitung
1.1 Motivation
Entwicklung von integrierten Schaltungen:
Elektrotechnik und Informatik
• Stetige Fortentwicklung der Technologie führt zu stetiger Zunahme der Chipkomplexitäten,
• „Time to market“-Druck erfordert ständige Verkürzung der Entwicklungszeiten.
Maßnahmen, um den steigenden Anforderungen beim Chip-Design gerecht zu werden:
• viel mehr Semicustom-Entwürfe (z.B. Gate-Arrays) als Fullcustom-Entwürfe
• große Zunahme bei programmierbarer Logik (z.B. FPGAs),
• stetig wachsender Automatisierungsgrad bei den Entwurfswerkzeugen,
• Einsatz von wiederverwendbaren IP-Cores.
Aufgrund der hohen Chipkomplexitäten und der „Time to market“-Problematik erfolgt der Entwurf
integrierter Schaltungen fast nur noch in Verbindung mit automatischer Struktur- und Layoutsynthese.
Die konsequente Nutzung von Hardwarebeschreibungssprachen (kurz HDL = Hardware Description
Language) bietet dabei besondere Vorteile bei der Modellierung, der Simulation und der Struktursynthese.
Als HDLs haben sich weltweit die beiden Sprachen Verilog und VHDL etabliert, wobei
VHDL in Europa der dominierende Standard ist. HDLs erlauben die Beschreibung eines Systems auf
verschiedenen Abstraktionsebenen in verschiedenen Sichten. Daraus ergeben sich zahlreiche Modellierungsmöglichkeiten,
um je nach Bedarf entweder Implementierungsdetails zu reduzieren oder hinzuzufügen.
Zu den Beschreibungsmöglichkeiten für digitale Systeme sind den HDLs in den neunziger Jahren
Möglichkeiten für die Modellierung und Simulation von analogen Systemen hinzugefügt worden. Mit
z.B. dem VHDL-AMS Standard (AMS = Analog Mixed Signal) ist so die Modellierung eines analogen/digitalen
Systems in einer einzigen Sprache möglich. Im folgenden beschränken wir uns auf den
„digitalen“ Anteil von VHDL.
EINLEITUNG 1