Aufrufe
vor 4 Jahren

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik 2.2 Allgemeiner Sprachaufbau • Hierarchie des Sprachaufbaus: VHDL-Modell Design-Einheiten Sprachkonstrukte Lexikalische Elemente Grundzeichenvorrat (ISO 8859-1) Abbildung 2.4: Hierarchie des Sprachaufbaus von VHDL • Grundzeichenvorrat und lexikalische Elemente: - Der Grundzeichenvorrat im VHDL-87-Standard umfaßt nur 128 Zeichen (entsprechend der 7- Bit ISO 83-Norm). - Ab dem VHDL-93-Standard sind 256 Zeichen (8-Bit ISO 8859-1-Norm) verfügbar. - Lexikalische Elemente (z.B. Namen von Entities, Architectures, Signalen, etc.) sind aus den Elementen des Grundzeichenvorrats zusammengesetzt. • Sprachkonstrukte, Design-Einheiten und VHDL-Modelle: - Unter Sprachkonstrukten sind sämtliche Kombinationen von lexikalischen Elementen zu verstehen, die eine syntaktische Bedeutung haben. - Sprachkonstrukte sind z.B. Befehle oder syntaktische Rahmen für Funktionen oder Prozeduren. - Befehle können z.B. einfache Signalzuweisungen oder komplexe Gebilde wie Schleifen oder Verzweigungen sein. - Syntaktische Rahmen sind bestimmte Schlüsselwortkombinationen, die i.d.R. am Anfang das jeweilige Schlüsselwort und den Referenznamen und am Schluß eine Anweisung mit dem Schlüsselwort END enthalten. - Aus Sprachkonstrukten entstehen Design-Einheiten. - Aus Design-Einheiten werden VHDL-Modelle aufgebaut. VHDL-GRUNDLAGEN 17

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik 2.3 Kommentare, Bezeichner, Schlüsselwörter und Größen • Kommentare: - Das Kommentarzeichen ist der doppelte Bindestrich. - Das Kommentarzeichen kennzeichnet den Anfang eines Kommentares. - Das Kommentarzeichen kann zu Begin einer Zeile oder nach VHDL-Anweisungen stehen. • Bezeichner („identifier“): - Bezeichner sind Namen von Design-Einheiten, Objekten, Typen, Funktionen, etc. - Regeln für die Wahl von Bezeichnern: 1. Bezeichner bestehen aus Buchstaben, Ziffern und einzelnen Unterstrichen; sie dürfen keine Leer- und Sonderzeichen enthalten. 2. Bezeichner sind case-insensitiv. 3. Das erste Zeichen muß ein Buchstabe sein. 4. Der Unterstrich darf nicht am Anfang oder am Ende des Bezeichners stehen und er darf nicht zweimal unmittelbar aufeinanderfolgend verwendet werden. 5. Bezeichner dürfen keine VHDL-Schlüsselwörter sein (siehe Tabelle). • Erweiterte Bezeichner („extended identifier“): - Ab dem VHDL-93-Standard gibt es sog. erweiterte Bezeichner („extended identifier“). - Erweiterte Bezeichner unterscheiden sich von herkömmlichen Bezeichnern gleichen Wortlauts und stehen innerhalb von nach links geneigten Schrägstrichen (\...\). - Sie sind case-sensitiv. - Sie dürfen Graphikzeichen (jedoch keine Formatierungszeichen) enthalten. - Benachbarte Schrägstriche repräsentieren einen Schrägstrich im Namen. - Sie dürfen mit einer Ziffer beginnen. - Sie dürfen Leerzeichen enthalten. - Sie dürfen mehr als einen Unterstrich in Folge beinhalten. - Sie dürfen mit Schlüsselwörtern identisch sein. Beispiele: \ 74 LS 138\ -- 1. Zeichen ist Ziffer \ bns_#12\ -- Name enthält Sonderzeichen VHDL-GRUNDLAGEN 18

Hardwarebeschreibungssprachen - Integrated Circuits and Systems ...
Entwurf digitaler Schaltungen (F1) Modellbildung und ... - TU Clausthal
Klausur - Hardware-Entwurf / VHDL - Technik
Was ist VHDL? V: very high speed integrated circuit HDL hardware ...
Eine Einführung in die Schaltungsent- wicklung mit VHDL
FPGA-Einführung und Hardwareentwurf mit VHDL von ... - Technik
Schaltungsdesign mit VHDL
VHDL Kurzreferenz Aufbau eines VHDL Moduls Bibliotheken ...
VHDL Kurzbeschreibung - Homepage of www.emmelmann.org
VHDL -- Grundelemente - Friedrich-Alexander-Universität Erlangen ...
VHDL-Crash-Kurs (PDF) - Friedrich-Alexander-Universität Erlangen ...
VHDL - Grundelemente - Friedrich-Alexander-Universität Erlangen ...
VHDL-Grundlagen - Eingebettete Systeme - Goethe-Universität
VHDL-Grundlagen - Technische Informatik an der Universität Frankfurt
VHDL-Grundlagen - Technische Informatik an der Universität Frankfurt
VHDL -- Simulation - Friedrich-Alexander-Universität Erlangen ...
Лабораторная работа №19 - Кафедра информационных ...