Aufrufe
vor 5 Jahren

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik • Ansprechen von Feldelementen über „sliced names“: - Um mehrere Einzelelemente eines Vektors gleichzeitig anzusprechen, kann man zusammenhängende Elemente durch Angabe eines diskreten Bereichs („slice“) „herausschneiden“. - Syntax: vector_name (slice_low TO slice_high) vector_name (slice_high DOWNTO slice_low) - Die Bereichsgrenzen müssen dabei dem Index des Vektors entsprechen und im deklarierten Bereich liegen. - Gibt man eine Bereichslänge Null an oder entspricht die Bitorientierung des Zielobjekts nicht derjenigen des Quellobjekts, so erhält man einen sog. „null slice“. - Beispiel: SIGNAL tmp3 : bit_vector (3 DOWNTO 0); . . . tmp3 ’’. • „Positional association“: - Bei der „positional association“ erfolgt die Zuordnung der Einzelelemente von Quellobjekten zu Zielobjekten über ihre Position im Konstrukt. - Die Zuweisung kann nur erfolgen, wenn alle Elemente explizit genannt sind oder wenn die nicht explizit genannten Objekte durch den Operator OTHERS abgedeckt werden. VHDL-GRUNDLAGEN 35

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik - Beispiel: SIGNAL s1 : bit_vector (7 DOWNTO 0) ; . . s1 ’1’ ) ; -- die unteren 4 Bits werden auf ’1’ gesetzt • „Named association“: - Die Bezeichnung „named“ bezieht sich auf den Index der Elemente. - Bei der „named association“ werden die einzelnen Elemente des Zieloperanden in beliebiger Reihenfolge direkt angesprochen. Der OTHERS-Operator muß immer zuletzt stehen. - Mit dem ’’|’’-Zeichen können mehrere einzelne, nicht aufeinanderfolgende Elementanweisungen zusammengefaßt werden. - Zur Auswahl der Elemente im Zieloperanden gibt es ansonsten noch folgende Möglichkeiten: 1. Direkte Angabe des Indexes (Einzelelement), 2. Bereiche angeben durch: Oberer_Index DOWNTO Unterer_Index, 3. Bereiche angeben durch: Unterer_Index TO Oberer_Index, 4. Alle übrigen mit dem Schlüsselwort OTHERS auswählen. - Eine Mischung von „positional association“ und „named association“ ist nicht erlaubt. - Beispiele: TYPE int_vector IS ARRAY (7 DOWNTO 0) OF integer; -- Eindimensionaler Vektor von Integer-Werten CONSTANT weite : integer := 12;-- ganzzahlige Konstante . . . VARIABLE a, b, c : int_vector; -- drei Variablen vom Typ ’’int_vector’’ . . . -- named association mit verschiedenen Zuweisungsarten: a := (5 TO 7 => 3+weite , 3 => 100 , 2 | 4 => 16, OTHERS => 0); -- Ergebnis: a hat den Wert (15, 15, 15, 16, 100, 16, 0, 0) -- Fehlerfall: Index liegt außerhalb des gültigen Bereichs b := (9 DOWNTO 2 => 25, OTHERS => 1); -- Fehlerfall: Mischung von positional association und named association c := (22, 12, 15, 0, 2 => 225, OTHERS => 1); VHDL-GRUNDLAGEN 36

Hardwarebeschreibungssprachen - Integrated Circuits and Systems ...
Entwurf digitaler Schaltungen (F1) Modellbildung und ... - TU Clausthal
Klausur - Hardware-Entwurf / VHDL - Technik
Was ist VHDL? V: very high speed integrated circuit HDL hardware ...
Eine Einführung in die Schaltungsent- wicklung mit VHDL
FPGA-Einführung und Hardwareentwurf mit VHDL von ... - Technik
Schaltungsdesign mit VHDL
VHDL Kurzreferenz Aufbau eines VHDL Moduls Bibliotheken ...
VHDL Kurzbeschreibung - Homepage of www.emmelmann.org
VHDL -- Grundelemente - Friedrich-Alexander-Universität Erlangen ...
VHDL-Crash-Kurs (PDF) - Friedrich-Alexander-Universität Erlangen ...
VHDL - Grundelemente - Friedrich-Alexander-Universität Erlangen ...
VHDL-Grundlagen - Eingebettete Systeme - Goethe-Universität
VHDL-Grundlagen - Technische Informatik an der Universität Frankfurt
VHDL-Grundlagen - Technische Informatik an der Universität Frankfurt
VHDL -- Simulation - Friedrich-Alexander-Universität Erlangen ...
Entwicklung eines 8 Bit RISC Prozessors mit VHDL