Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL
Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik
Scheduling hat ganz erheblichen Einfluß auf die Register- und Ressourcenzuordnung. Im obigen
Beispiel können die Operationen Shift left und Minus in verschiedenen Taktzyklen abgearbeitet
werden, um zu einer optimalen Implementierung zu gelangen.
Die meisten Scheduling-Algorithmen unterstützen die Verkettung (Chaining) und das Pipelining.
Chaining ordnet sequentielle Operationen, wenn die Laufzeit dies zulässt, einem einzigen Taktzyklus
zu.
Beispiel: Datenabhängigkeitsgraph mit ASAP- und ALAP-Scheduling
Datenabhängigkeitsgraph
Takt 0
Takt 1
Takt 2
Takt 3
Takt 4
Shift left
+
-
+
+
*
Eingänge
Shift left +
+
Ausgang
- *
+
ASAP: As Soon As Possible ALAP: As Late As Possible
Beim ASAP-Scheduling werden die
Operationen so früh wie möglich ausgeführt.
gepipelinte
Operation
verkettete
Operationen
Beim ALAP-Scheduling werden die
Operationen so spät wie möglich ausgeführt.
Takt 0
Takt 1
Takt 2
Takt 3
Takt 4
Shift left
Abbildung 5.5: Datenabhängigkeitsgraph mit ASAP- und ALAP-Scheduling
ÜBERBLICK ZUR HARDWARE-SYNTHESE 123
+
-
+
+
*