Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL
Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik
• CASE-Anweisung:
- Für gleichberechtigte bedingte Verzweigungen gibt es die CASE-Anweisung.
- Syntax:
CASE expression IS
{ WHEN value_n =>
. . .
. . . -- sequentielle Anweisungen
. . . }
[ WHEN OTHERS =>
. . .
. . . -- sequentielle Anweisungen
. . . ]
END CASE ;
- Im Gegensatz zur IF-Anweisung müssen hier alle Werte (value_n), die der Ausdruck (expression)
haben kann, explizit angegeben werden.
- Zur Behandlung nicht abgefragter Werte kann das Schlüsselwort OTHERS verwendet werden.
Beispiele:
ENTITY four_byte_rom IS
PORT ( adress : IN integer RANGE 1 TO 4 ;
contents : OUT bit_vector (1 TO 8) ;
END four_byte_rom ;
1. Architecture mit CASE-Variante Nr. 1
ARCHITECTURE case_variante_1 OF four_byte_rom IS
BEGIN
PROCESS (adress)
BEGIN
CASE adress IS
WHEN 1 => contents contents contents contents