Untitled

Tr immer 1 Mil ®-- (zwei Bauformen mbglich)
---- -- -f-*
- r.. ·
Bild 2.64: Bestilckungsplan zur Frequenzmeter-Platine
Lbtnagel
• •
.
74LS13
•
. .
Platinen-Direktstecker
in CIA # 2, die ja am NMI-Eingang des
Prozessors angeschlossen ist, sowie durch
den Befehl SEI (Set Interrupt Disable).
Der Ausgang PB7 wird auf LOW gesetzt,
urn das UND-Gatter zu sperren, und die
Fehlermeldung 0 fUr »Alles klar« wird in
der Speicherzelle FLAG vorbereitet. Falls
doch ein Fehler auftreten sollte (Oberlauf
oder Abbruch) wird sie dann wieder uber­
schrieben. Die Bits im Interruptregister
werden ebenfalls durch Lesen gelbscht.
Die einzige Interruptquelle ist jetzt noch
die RESTORE-Taste, die ja ebenfalls auf
den NMI-Eingang des Prozessors wirkt.
Der NMI-Zeiger in den Speicherzellen
$0318 und $0319 wird auf eine geanderte
NMI-Routine verbogen, die weiter unten
erlautert wird. Anschliel3end loscht das
Programm den Zahler in CIA # 1, der
spater das Mel3ergebnis enthalten solI.
Dies geschieht durch Oberschreiben der
zugehorigen Latchregister mit $FF und
Setzen von Bit 4 in den Kontrollregistern.
Aul3erdem wird durch die ubrigen Bits
gleich folgende Betriebsart eingestellt:
I
Die Timer im CIA 6526 135
E3 +--+- --
Kondensator 0,1 /,F
2 Drahtverbindungen
Untere Kontaktleiste
auf Platinenunterseite
verlbtet
* Triggerquelle fur A ist Anschlul3 CNTI
am User-Port
* Timer B zahlt Unterlaufe von Timer A,
also Betrieb als voller 32-Bit-Zahler
* keine Unterlaufsignalisierung am Port
* sofortige Freigabe zum Zahlen, sob aId
Impulse kommen
In ahnlicher Weise wird nun CIA # 2 ini­
tialisiert. Die Timer-Inhalte werden dabei
durch Setzen von Bit 4 auf 0 festgesetzt,
der Timer aber nicht gestartet. Nun erhalten
die Latches Werte, die eine Unterlaufzeit
von genau einer Sekunde ergeben. Es
erfolgt keine Obernahme in den Zahler
selbst, da Bit 4 nun 0 bleibt. Fur die Timer
in CIA # 2 wird folgende Betriebsart eingestellt:
* Triggerquelle fur A ist der Systemtakt
* Timer B zahlt Unterlaufe von Timer A,
also auch hier Betrieb als voller 32-Bit­
Zahler
* Unterlaufsignalisierung von Timer B
durch Kippen des Ausgangs PB7 (am
User-Port) in die jeweils andere Lage
* sofortige Freigabe zum Zahlen