Untitled

38 Grundlagen der digitalen Schaltungstechnik
7447
+5V
I
II
/ I, Sieben·Segment·An zeige
9 i i d eb,
J
BCD-
7-Segment-Dek.
10.10, 10, 0 ,
7 Vorwiderstande
..n...
7490 BCD-Zahler
Takt
Bild 1.27: Zahler mit Anzeige (0 bis 9)
nung zu sehen. Der Zahlbereich geht jetzt
von 00 bis 99.
Zusatzlich ist noch eine Reset-Taste angebracht.
Der BCD-Zahler hat - wie bereits
5,6 K
T
Reset
+5V
+5V
II
I I,
BCD -
7-Segment-Dek.
(6ffner)
BCD-Zahler
erwahnt - eine Ruckstellmbglichkeit. Fur
normalen Zahlbetrieb muB mindestens
einer der beiden Reset-Eingange R 0 auf
LOW liegen. Falls beide Eingange zugleich
HIGH gemacht werden, setzt der 7490 aile
seine Ausgange auf LOW zuruck.
Das wird in der Schaltung durch einen Taster
mit Pull-Up-Widerstand erreicht.
Falls der Taster geschlossen ist, liegt die
Reset-Leitung direkt auf Masse-PotentiaL
Uber den Widerstand flieBt zwar ein
Strom, der ist aber so klein, daB er nicht
weiter beachtet werden soli. 1m anderen
Fall ist der Taster offen. Die Reset-Leitung
liegt uber den Widerstand an + 5 Volt. Da
der flieBende Strom nun sehr gering ist,
fallt am Widerstand kaum Spannung ab,
und die IC-Eingange liegen praktisch an
HIGH-PotentiaL
Urn den geforderten LOW-Pegel im Ruhe-
+5V
II
I I,
BCD -
7-Segment-Dek.
Bild 1.28: Schaltung des zweistelligen lahlers (0 bis 99) mit zentraler Riickstellung auf 00 (Reset)
Takt