Schaltungsdesign mit VHDL

5 Strukturale Modellierung
Strukturale Modellierung bedeutet im allgemeinen die Verwendung (=
Instantiierung) und das Verdrahten von Komponenten in Form einer
Netzliste. VHDL bedient sich dazu einer dreistufigen Vorgehensweise,
die zwar viele Freiheitsgrade bietet, für den Anfänger jedoch sehr unübersichtlich
ist. Zur Einführung in die strukturale Modellierung soll
deshalb ein RS-Flip-Flop betrachtet werden, das aus zwei gleichartigen
NAND2-Gattern aufgebaut ist (siehe Abb. B-4).
r_bar
s_bar
a
b
nand_a
y
a
nand_b
y
b
rs_ff
q_bar
Abb. B-4: Struktur eine RS-Flip-Flops
Die Schnittstelle des RS-Flip-Flops hat folgendes Aussehen:
ENTITY rs_ff IS
PORT (r_bar, s_bar : IN bit := '0';
q, q_bar : INOUT bit);
-- Ports als INOUT, da sie auch gelesen werden muessen
END rs_ff;
Für die strukturale Modellierung des Flip-Flops mit der Sprache
VHDL wird eine Komponentendeklaration, zwei Komponenteninstantiierungen
und eine Komponentenkonfiguration benötigt:
106 © G. Lehmann/B. Wunder/M. Selz
q