Schaltungsdesign mit VHDL

C Anwendung von VHDL
Syntheseprogramme. Besonders fällt hier auf, daß die Architektur cla
(Carry-Look-Ahead) meist auf eine kleinere Schaltung als die Ripple-
Carry-Architektur führt. Beim manuellen Entwurf hätte man durch
Einsatz einer Ripple-Carry-Architektur eine kleinere Schaltung erzielt
als mit der Carry-Look-Ahead-Architektur. Dies zeigt, daß die Syntheseprogramme
die gegebenen Gleichungen nicht als Addierer erkennen
können und in diesem Fall die Gleichungen für den Carry-Look-
Ahead-Addierer offensichtlich mehr Spielraum für die Flächenoptimierung
bieten.
Bei neueren Versionen der Syntheseprogramme ist die Verwendung
von arithmetischen Operatoren sinnvoller ist als die Angabe von logischen
Gleichungen, da die Programme oft optimierte Module für die
Synthese von arithmetischen Operatoren zur Verfügung stellen.
2.3.5 Schleifen
Von den drei Schleifenarten, die in VHDL möglich sind (FOR-
Schleife, WHILE-Schleife und Endlosschleife) wird nur die FOR-
Schleife von den Syntheseprogrammen uneingeschränkt unterstützt,
weil hier die Anzahl der Schleifendurchläufe vor der Ausführung der
Schleife bekannt ist.
Das folgende Beispiel zeigt, wie durch einen für die Simulation korrekten,
aber für die Synthese ungünstigen Einsatz von Schleifen ein
hoher Flächenaufwand impliziert wird. Dazu soll das Modell eines
Barrel-Shifters betrachtet werden, der 8-Bit breite Daten (data_in)
in Abhängigkeit von einem Steuersignal (adresse) um bis zu sieben
Stellen rotieren kann.
ENTITY barrel IS
PORT (data_in : IN std_ulogic_vector (7 DOWNTO 0);
adresse : IN std_logic_vector (2 DOWNTO 0);
data_out : OUT std_ulogic_vector (7 DOWNTO 0));
END barrel;
260 © G. Lehmann/B. Wunder/M. Selz