Schaltungsdesign mit VHDL

B Die Sprache VHDL
7.2.3 Konfiguration von Komponenten außerhalb der
Design-Einheit "Configuration"
Die Konfiguration von Komponenten kann nicht nur in der Design-
Einheit "Configuration", sondern auch in der Architektur selbst vorgenommen
werden. Die dazu erforderlichen Komponentenkonfigurationsanweisungen
sind im Deklarationsteil derjenigen Ebene anzugeben,
auf der die entsprechenden Komponenteninstantiierungen selbst
stehen. Dies kann also auch der Deklarationsteil eines Blockes sein.
Folgende Architektur des 3-2-AND-OR-INVERT-Komplexgatters benötigt
keine eigene Design-Einheit "Configuration":
ARCHITECTURE structural_6 OF aoi IS
SIGNAL a_out, b_out, or_out : bit; -- interne Signale
..
.. -- Komponentendeklarationen
..
--Komponentenkonfigurationen
FOR ALL : inv USE ENTITY work.not1 (behavioral);
FOR ALL : or2 USE ENTITY work.or2 (behavioral);
FOR ALL : and2 USE CONFIGURATION work.and2_config;
FOR ALL : and3 USE CONFIGURATION work.and3_config;
BEGIN
..
.. -- Komponenteninstantiierungen
..
END structural_6 ;
7.2.4 Inkrementelles Konfigurieren 393
Die VHDL-Syntax in der ursprünglichen Version (387) erlaubt nur
eine einmalige Konfiguration einer strukturalen Architektur, entweder
innerhalb der Architektur (oder eines Blockes) oder in einer Konfiguration.
Beim ASIC-Entwurf verhindert diese Einschränkung allerdings
eine einfache Rückführung von exakten Verzögerungszeiten
nach der Layouterzeugung (sog. "Backannotation"). Es wäre wünschenswert,
die Auswahl des einzusetzenden Modells und die Signalverbindungen
von der Zuweisung der Parameter (in diesem Fall: Verzögerungszeiten)
zu trennen.
184 © G. Lehmann/B. Wunder/M. Selz