Schaltungsdesign mit VHDL

B Die Sprache VHDL
p Schnittstelle zwischen der Komponenteninstanz und der Komponente.
Die Signale, mit denen die Instanzen verdrahtet werden,
und die Parameter, die an die Instanzen übergeben werden
unter dem Begriff "actual" zusammengefaßt. Die Zuordnungen
werden durch entsprechende GENERIC MAP- und PORT MAP-
Anweisungen bei der Komponenteninstantiierung definiert.
In der "Configuration" wird mit hierarchisch geschachtelten FOR-
USE-Anweisungen festgelegt, welche Modelle für die instantiierten
Komponenten (Sockel) verwendet werden, wie die Ports verknüpft und
welche Parameterwerte übergeben werden.
Man unterscheidet dabei zwischen Blockkonfigurationsanweisungen
(für Architektur, BLOCK, GENERATE) und Komponentenkonfigurationsanweisungen
(für die einzelnen Instanzen).
7.2.1 Konfiguration von Blöcken
Blöcke repräsentieren eine Hierarchieebene, die selbst wieder Komponenten
und Blöcke enthalten kann. Dementsprechend können in einer
Blockkonfiguration Komponentenkonfigurationen und auch weitere
Blockkonfigurationen enthalten sein.
Auf oberster Ebene eines strukturalen Modells wird zunächst die gewünschte
Architektur ausgewählt:
CONFIGURATION conf_name OF entity_name IS
...
... -- generelle USE-Anweisungen
... -- Attributzuweisungen
...
FOR arch_name -- Architekturauswahl
... -- weitere Blockkonfigurationen
... -- Komponentenkonfigurationen
END FOR ;
END [CONFIGURATION] [conf_name] ;
Die Wiederholung des Schlüsselwortes CONFIGURATION am Ende
der Design-Einheit ist nur in der neuen VHDL-Norm (393) gestattet.
178 © G. Lehmann/B. Wunder/M. Selz