Schaltungsdesign mit VHDL

4 Disketteninhalt
Dem Buch liegt eine Diskette mit Lösungsmöglichkeiten der Übungsaufgaben
aus Teil D, sowie den Beispielen aus den ersten drei Teilen
(A bis C) als komplette VHDL-Modelle bei. Die Modelle sind als
ASCII-Files mit selbstbeschreibenden Namen abgelegt und wurden mit
einem kommerziellen VHDL-Compiler bzw. -Simulator getestet.
Die Diskette gliedert sich in folgende Verzeichnisse:
p BSP_A enthält die VHDL-Beispiele aus Teil A,
p BSP_B enthält die VHDL-Beispiele aus Teil B,
p BSP_C enthält die VHDL-Beispiele aus Teil C,
p UEBUNGEN enthält die Lösungen zu den Übungsaufgaben aus
Teil D.
Dieses Verzeichnis verzweigt weiter in die Unterverzeichnisse:
m BASICS enthält die Lösungen zu "Grundlegende
VHDL-Konstrukte",
m BCD enthält die Lösungen zur Siebensegment-
Anzeige,
m ALU enthält die Lösungen zur arithmetisch-logischen
Einheit,
m TAB enthält die Lösungen zum Telefonanrufbeantworter.
Dieses Verzeichnis enthält auch ein mögliches
Syntheseergebnis des Verhaltensmodells als
Gatternetzliste in VHDL und als Schematic im
PostScript-Format.
In einem weiteren Verzeichnis (GATE1164) befinden sich Modelle
einschließlich Testbenches für einfache Grundgatter, welche die 9-wertige
Logik aus dem Package std_logic_1164 verwenden. Diese
können zum Aufbau eigener, strukturaler Modelle mit diesem Logiksystem
herangezogen werden.
303 © G. Lehmann/B. Wunder/M. Selz