Schaltungsdesign mit VHDL

B Die Sprache VHDL
Abb. B-16 zeigt folgende Effekte: Bei Anwendung des "Transport"-
Verzögerungsmodells (sig_t) wird das Quellsignal (sig_s) unverändert
in seiner Form um 3 ns verzögert. Beim "Inertial"-Verzögerungsmodell
(sig_i) werden Impulse, die kürzer als die Verzögerungszeit
sind, unterdrückt. Das "Reject-Inertial"-Modell schließlich
unterdrückt nur Impulse, die kürzer als die nach dem Schlüsselwort
REJECT spezifizierte Zeit von 2 ns sind.
Weitere, interessante Effekte treten auf, wenn unterschiedliche Verzögerungszeiten
für steigende und fallende Signalflanken spezifiziert
werden. Diesen Fall beleuchtet folgendes Beispiel:
a
´1´
&
tpd_lh = 5 ns
tpd_hl = 3 ns
144 © G. Lehmann/B. Wunder/M. Selz
´0´
1
tpd_lh = 3 ns
tpd_hl = 4 ns
Abb. B-17: Flankenabhängige Laufzeiten
Wird für beide Gatter das "Transport"-Verzögerungsmodell verwendet,
so passiert (durch den "Preemption"-Mechanismus) kein positiver Impuls
des Signals a, der kürzer als 2 ns ist, das AND-Gatter. Impulse,
die länger als 2 ns sind, werden um 2 ns verkürzt. Das zweite Gatter invertiert
den positiven Impuls und verkürzt ihn wiederum um 1 ns. Bei
der gegebenen Beschaltung gelangen also positive Impulse am
Eingang a nur an den Ausgang y, wenn ihre Dauer größer als 3 ns ist.
Noch komplizierter wird der Fall, wenn das "Inertial"-Verzögerungsmodell
verwendet wird. Positive Impulse an a werden um 2 ns verkürzt
und erst ab 5 ns Dauer weitergegeben. Das zweite Gatter läßt positive
Impulse nur passieren, wenn sie länger als 4 ns sind. Sie werden dabei
um 1 ns verkürzt. Der kürzeste, nicht unterdrückte positive Impuls an
a muß demnach 6 ns lang sein und erscheint am Ausgang mit einer
Dauer von nur 3 ns.
Dem Leser wird empfohlen, sich diese Situation mit Hilfe von Ereignislisten
zu verdeutlichen. Außerdem kann untersucht werden, wie sich
der Ausgang bei negativen Impulsen am Eingang a verhält.
y