Schaltungsdesign mit VHDL

A Einführung
p VHDL-Modelle müssen auf ein spezielles Synthesewerkzeug
zugeschnitten sein. Dies verhindert einen unkomplizierten
Wechsel des Werkzeugs und erhöht die Abhängigkeit vom
Werkzeughersteller.
p Der Elektronik-Entwickler muß die Anforderungen des gewählten
Werkzeuges kennen und von Anfang an bei der Modellerstellung
berücksichtigen.
8.2.5 Noch keine umfassende Unterstützung
Obwohl seit Ende der 80er Jahre die Unterstützung von VHDL durch
Werkzeuge vieler Software-Hersteller enorm zugenommen hat, ist die
heutige Situation noch nicht zufriedenstellend.
Ein Mangel besteht vor allem bei den Simulations- und Synthesebibliotheken
für logische Gatter und Standardbausteine. Jede neue
Technologie erzwingt eine komplette Neufassung der umfangreichen
Daten, die oft erst zeitverzögert zur Verfügung gestellt werden. In
diesem Punkt ist die schon länger existierende Hardwarebeschreibungssprache
Verilog der neueren Sprache VHDL überlegen, da die
Zahl der bestehenden Verilog-Bibliotheken noch weitaus größer ist.
8.2.6 Ausführlichkeit
Die Ausführlichkeit der Sprache VHDL kann auch als Nachteil empfunden
werden. Der oft als "zu geschwätzig" empfundene Stil verursacht
lange und umständliche Beschreibungen. Vor allem bei der manuellen
Modellerstellung verhindert der Umfang des einzugebenden
Textes ein schnelles Vorgehen.
52 © G. Lehmann/B. Wunder/M. Selz