Schaltungsdesign mit VHDL

2 Sprachelemente
p sie dürfen Leerzeichen enthalten,
p sie dürfen mehr als einen Unterstrich in Folge beinhalten,
p sie dürfen mit reservierten Worten identisch sein.
Durch die Verwendung der Schrägstriche lassen sich also mehr und
aussagekräftigere Bezeichner verwenden als vorher. Einige Beispiele
für normale und extended identifier:
node_a, xyz, comp12 -- Normale Bezeichner (Identifier)
abc, Abc, ABC -- Identische Bezeichner
12_in_bus -- !! illegal: 1.Zeichen k. Buchstabe
port, buffer -- !! illegal: Reservierte Worte
bus__parity -- !! illegal: Mehr als 1 Unterstrich
bus_#12 -- !! illegal: Sonderzeichen
sign a to f -- !! illegal: Leerzeichen
\name_of_sign\ -- Extended Identifier ! nur VHDL'93 !
\abc\, \Abc\, \ABC\ -- Verschiedene Bezeichner
\12_in_bus\, \74LS11\ -- legal: 1.Zeichen ist Ziffer
\port\, \buffer\ -- legal: Reservierte Worte
\bus__parity\ -- legal: Mehr als ein Unterstrich
\bus_#12\ -- legal: Sonderzeichen
\sign a to f\ -- legal: Leerzeichen
2.3.3 Reservierte Wörter
Reservierte Wörter haben eine bestimmte Bedeutung für die Syntax
und dürfen deshalb nicht als (normale) Bezeichner verwendet werden.
Es handelt sich dabei um Operatoren, Befehle und sonstige VHDL-
Schlüsselwörter. Schlüsselwörter der neuen Norm (393) sind in der
folgenden Aufzählung gekennzeichnet.
ABS
ACCESS
AFTER
ALIAS
ALL
AND
ARCHITECTURE
ARRAY
ASSERT
ATTRIBUTE
BEGIN
BLOCK
BODY
BUFFER
BUS
CASE
COMPONENT
CONFIGURATION
CONSTANT
© G. Lehmann/B. Wunder/M. Selz 61