Schaltungsdesign mit VHDL

B Die Sprache VHDL
Die Handhabung von kontrollierten Signalen soll anhand eines Beispiels
verdeutlicht werden:
USE work.fourval.ALL;
ENTITY mux_2_1 IS
PORT (in_signals : IN mvl4_vector (1 TO 2);
choice : IN integer;
out_signal : OUT mvl4_r BUS );
END mux_2_1;
ARCHITECTURE with_guards OF mux_2_1 IS
DISCONNECT out_signal : mvl4_r AFTER 25 ns;
BEGIN
choice_1 : BLOCK (choice = 1)
BEGIN
out_signal