Schaltungsdesign mit VHDL

2 Synthese
strukturen beschrieben. Zur Ansteuerung der Hardwaremodule wird
die Zustandsübergangstabelle eines endlichen Zustandsautomaten
(FSM = Finite State Machine) generiert.
Grundprinzip der algorithmischen Synthese ist meistens die Umsetzung
der algorithmischen Beschreibung in einen Datenfluß- und einen
Kontrollflußgraphen (Abb. C-4).
Algorithmische
Beschreibung
Compilierung
Datenflußgraph
Datenpfadsynthese
Transformation
Scheduling
Allocation
Kontrollflußgraph
Kontrollpfadsynthese
Zustandsreduktion
Zustandscodierung
Beschreibung auf
RT-Ebene
Abb. C-4: Ablauf der Algorithmischen Synthese [BIT 92]
Mit dem Datenflußgraphen werden die einzelnen Operationen, die die
Eingangssignale in Ausgangssignale überführen, beschrieben. Die
Knoten des Datenflußgraphen repräsentieren die verschiedenen Operationen;
Kanten geben Variablen oder Konstanten wieder und definieren
die Abhängigkeiten der Operatoren. Der Graph muß nicht zusammenhängend
sein, parallele Abläufe sind möglich. Der zeitliche Ablauf
der einzelnen Operationen wird dagegen im Kontrollflußgraphen
abgebildet. Die Knoten dieses Graphen sind die Zustände des endlichen
Automaten, die Kanten die Zustandsübergänge.
Die Synthese des Datenpfades besteht in der Realisierung des spezifizierten
Algorithmus mit einer geeigneten Auswahl und Anzahl von
Hardwaremodulen (z.B. Addierer, Register, Speicher sowie Multiplexer
© G. Lehmann/B. Wunder/M. Selz 243