Schaltungsdesign mit VHDL

8.3.1 Prozesse
8 Simulationsablauf
Die erweiterte Syntax der Prozeßanweisung einschließlich des optionalen
Schlüsselwortes POSTPONED lautet nun (393) :
[process_label :] [POSTPONED] PROCESS
[(sig_name_1 {, sig_name_n})] [IS]
...
BEGIN
...
END [POSTPONED] PROCESS [process_label] ;
Die Kennzeichnung eines Prozesses als POSTPONED hat folgende
Konsequenzen:
p Da der Prozeß erst zum letzten Delta-Zyklus aktiviert wird, befinden
sich alle Signale in einem für diesen Simulationszeitpunkt
stabilen Zustand.
p Derartige Prozesse dürfen keine neuen Delta-Zyklen mehr verursachen.
Dies bedeutet insbesondere:
m es dürfen keine unverzögerten Signalzuweisungen enthalten
sein.
m es dürfen keine "WAIT FOR 0 fs;"-Anweisungen enthalten
sein,
p Falls der Prozeß auf mehrere Signale sensitiv ist, kann im letzten
Delta-Zyklus durch Attribute wie z.B. EVENT nicht mehr festgestellt
werden, welches Signal den Prozeß aktiviert hat.
8.3.2 Assertions
Gerade bei Assertions ist es wichtig, daß evtl. zu überprüfende Signale
einen stabilen Zustand erreicht haben. Unnötige Fehlermeldungen
werden so vermieden. Bei nebenläufigen Assertions lautet die Syntax
mit dem Schlüsselwort POSTPONED (393):
[assert_label :] [POSTPONED] ASSERT condition
[REPORT "message_string"]
[SEVERITY severity_level] ;
© G. Lehmann/B. Wunder/M. Selz 191