Schaltungsdesign mit VHDL

C Anwendung von VHDL
ARCHITECTURE richtig OF kette IS
BEGIN
PROCESS (hbyte)
VARIABLE merker: std_ulogic := '0';
BEGIN
merker := '0';
FOR i IN hbyte'RANGE LOOP
merker := merker XOR hbyte(i);
END LOOP;
value