24.12.2012 Aufrufe

Schaltungsdesign mit VHDL

Schaltungsdesign mit VHDL

Schaltungsdesign mit VHDL

MEHR ANZEIGEN
WENIGER ANZEIGEN

Erfolgreiche ePaper selbst erstellen

Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.

B Die Sprache <strong>VHDL</strong><br />

Die Verknüpfung von Meldungen <strong>mit</strong> Assertions innerhalb einer Anweisung<br />

hat zur Folge, daß nicht bedingte Meldungen nur <strong>mit</strong> folgendem<br />

Konstrukt ausgegeben werden können:<br />

ASSERT false REPORT "Dies ist eine Meldung" SEVERITY note ;<br />

Mit der überarbeiteten <strong>VHDL</strong>-Syntax (393) kann nun eine Meldung<br />

auch ohne Assertion ausgegeben werden. Dazu ist das Schlüsselwort<br />

REPORT alleine (<strong>mit</strong> optionaler Fehlerklasse) ausreichend. Defaultwert<br />

für die Klasse der Meldung ist hier note:<br />

[report_label :] REPORT "message_string"<br />

[ SEVERITY severity_level] ;<br />

6.5.4 WAIT-Anweisung<br />

WAIT-Anweisungen können die Abarbeitung von sequentiellen Anweisungen<br />

steuern. Sie dürfen nur in Prozessen ohne "sensitivity-list"<br />

und in Prozeduren, die nicht von Prozessen <strong>mit</strong> "sensitivity-list"<br />

aufgerufen werden, auftreten. Als Argumente einer WAIT-Anweisung<br />

können ein oder mehrere Signale, Bedingungen oder Zeitangaben verwendet<br />

werden. Ein "WAIT;" ohne jegliches Argument bedeutet<br />

"warte für immer" und beendet so<strong>mit</strong> die Ausführung eines Prozesses<br />

oder einer Prozedur.<br />

WAIT [ON signal_name_1 {, signal_name_n}]<br />

[UNTIL condition]<br />

[FOR time_expression] ;<br />

154 © G. Lehmann/B. Wunder/M. Selz

Hurra! Ihre Datei wurde hochgeladen und ist bereit für die Veröffentlichung.

Erfolgreich gespeichert!

Leider ist etwas schief gelaufen!