Schaltungsdesign mit VHDL

4 Aufbau einer VHDL-Beschreibung
Vordefiniert sind bei VHDL die Packages standard (enthält den
zweiwertigen Logiktyp "bit" sowie häufig zu verwendende Funktionen
und Typen) und textio.
In Abb. A-6 sind die wichtigsten Bestandteile einer VHDL-Beschreibung
und ihre Aufgaben im Überblick dargestellt.
PACKAGE
ENTITY
ARCHITECTURE
CONFIGURATION
Typen, oft gebrauchte Funktionen und
Prozeduren, Komponenten, Konstanten
Schnittstellenbeschreibung
(Parameter und E/A-Signale)
Strukturale Beschreibung
oder Verhaltensbeschreibung
Auswahl der Architektur und der
Submodule, Angabe von Parametern
Abb. A-6: Grundbestandteile einer VHDL-Beschreibung
4.5 Beispiel eines VHDL-Modells
Anhand eines einfachen Beispieles soll der grundsätzliche Aufbau eines
VHDL-Modells vorab gezeigt werden. Das gewählte AND2-Gatter
ist in seinem Aufbau sehr einfach, so daß noch keine Kenntnisse der
VHDL-Syntax erforderlich sind, um die Funktion des Modells zu verstehen.
© G. Lehmann/B. Wunder/M. Selz 31