Schaltungsdesign mit VHDL

C Anwendung von VHDL
a (0...7)
b (0...7)
& & & & & & & &
Abb. C-6: Schaltbild des 8-fach NAND-Gatters
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
ENTITY nand2 IS
PORT (a,b: IN std_ulogic_vector (0 TO 7);
y: OUT std_ulogic_vector (0 TO 7));
END ENTITY;
y (0...7)
Die Architekturen one und two verwenden die überladene Funktion
NAND aus dem Package std_logic_1164 in vektorieller und Einzelbitversion.
ARCHITECTURE one OF nand2 IS
BEGIN
y