Schaltungsdesign mit VHDL

Der einzige vordefinierte, physikalische Typ ist time:
TYPE time IS RANGE ... -- systemabhaengiger Bereich
UNITS fs; -- Basiseinheit: fs
ps = 1000 fs; -- sukzessiv
ns = 1000 ps; -- abgeleitete
us = 1000 ns; -- Einheiten
ms = 1000 us; -- bis hin
sec = 1000 ms; -- zu:
min = 60 sec; -- Minute und
hr = 60 min; -- Stunde
END UNITS;
3.2.1.5 Abgeleitete einfache Typen
3 Objekte
Man kann von bereits deklarierten Typen weitere Typen, sog. Untertypen
(im Englischen "subtypes"), ableiten. Untertypen sind im Falle
einfacher Typen im Wertebereich eingeschränkte Basistypen. Die
Ableitung eines Untertyps von einem Untertyp ist nicht möglich.
Die Syntax einer einfachen Untertyp-Deklaration mit Einschränkung
im Wertebereich lautet wie folgt:
SUBTYPE subtype_name IS base_type_name
[RANGE range_low TO range_high];
SUBTYPE subtype_name IS base_type_name
[RANGE range_high DOWNTO range_low];
Die Verwendung von abgeleiteten Typen oder Untertypen hat folgende
Vorteile:
p Durch die meist kürzere Untertypdefinition kann VHDL-Code
und Zeit eingespart werden.
p Durch die Einschränkung des zulässigen Wertebereiches eines
VHDL-Objektes können Modellierungsfehler leichter entdeckt
werden.
p Objekte mit verschiedenen Untertypen des gleichen Basistyps
können mit den Operatoren des Basistyps verknüpft werden. Bei
verschiedenen Typen ist dies i.d.R. nicht möglich.
© G. Lehmann/B. Wunder/M. Selz 77