Schaltungsdesign mit VHDL

6 Verhaltensmodellierung
und Signalzuweisungen innerhalb eines Prozesses. Während Variablenwerte
sofort bei der Abarbeitung der Anweisung zugewiesen werden,
werden die neuen Werte von Signalen zunächst vorgemerkt und
erst nach Abarbeitung aller aktiven Prozesse am Ende eines sog. Delta-
Zyklus zugewiesen. Diese Problematik wird getrennt in Kapitel 8 behandelt.
Da sequentielle Anweisungen an dieser Stelle noch nicht behandelt
wurden, wird für ausführliche Beispiele zu Prozessen auf die nachfolgenden
Abschnitte verwiesen. An dieser Stelle wird deshalb nur ein
kurzes Beispiel für ein D-Latch aufgeführt, das eine selbsterklärende
IF-Struktur enthält:
ARCHITECTURE sequential_1 OF latch IS
BEGIN
-- Aktivierung des Prozesses durch Ereignisse auf d oder clk
q_assignment: PROCESS (d, clk)
BEGIN
IF clk = '1' THEN
q