Schaltungsdesign mit VHDL

1.2 Vorgehensweise und Nomenklatur
1 Allgemeines
Die Vorgehensweise dieses Buches ist eine etwas andere als die herkömmlicher
VHDL-Bücher. So soll die Hardwarebeschreibungssprache
ausgehend von der Basis, dem benutzten Zeichenvorrat, erläutert
werden. Mit der Beschreibung von Sprachelementen, Daten und Objekten
wird die Basis für die im weiteren folgende Darstellung der
Befehle zur strukturalen Modellierung und zur Verhaltensmodellierung
gelegt. Dem Simulationsablauf und der Konfiguration in VHDL
ist jeweils ein eigenes Kapitel gewidmet. Den Abschluß des Syntaxteils
bildet ein Kapitel über spezielle Modellierungstechniken.
Für eine einsichtige Darstellung von Syntaxregeln und VHDL-Beispielen
(lauffähiger Quellcode) ist eine klare und durchgehende Nomenklatur
erforderlich.
Die üblicherweise zur Syntaxbeschreibung verwendete BNF (Backus
Naur Form) erweist sich sehr wohl als sinnvoll zur vollständigen und
korrekten Definition einer Syntax. Zum Erlernen einer Sprache erscheint
uns diese BNF jedoch ungeeignet. Deshalb entschieden wir
uns, zur Syntaxbeschreibung eine vereinfachte Variante der BNF zu
wählen, in der folgende Nomenklatur gilt:
p anstelle von formalen, hierarchisch deduzierten Definitionen stehen
mehrere konkrete Einzeldefinitionen (nur in wenigen Fällen
wird, gekennzeichnet durch kursive Formatierung, auf vorher
eingeführte Definitionen verwiesen),
p VHDL-Schlüsselwörter sind immer in Großbuchstaben verfaßt,
p frei wählbare Bezeichner (Typnamen, Objektnamen, ...) oder
Ausdrücke sind klein geschrieben und tragen selbstbeschreibende
Namen,
p optionale Angaben stehen in eckigen Klammern [],
p beliebig oft wiederholbare Angaben stehen in geschweiften
Klammern {}.
© G. Lehmann/B. Wunder/M. Selz 55