Schaltungsdesign mit VHDL

C Anwendung von VHDL
Da eine Erkennung von steigenden oder fallenden Flanken eines
Signals häufig benötigt wird, sind die zwei Funktionen RISING
_EDGE und FALLING_EDGE in das IEEE-Package integriert worden.
Sie enthalten die Beschreibung gemäß variante4 und geben
ein Signal vom Typ boolean zurück, welches true ist, wenn eine
steigende bzw. fallende Flanke erkannt wurde. Allerdings wird das
Attribut LAST_VALUE, und damit auch diese beiden Funktionen,
nicht von allen Syntheseprogrammen unterstützt.
Wenn man statt des D-Flip-Flops ein T-Flip-Flop (Toggle-Flip-Flop)
beschreiben möchte, kann man die folgende Architektur verwenden.
ENTITY t_ff IS
PORT (clk, enable: IN std_ulogic;
q: BUFFER std_ulogic := '0');
END t_ff;
ARCHITECTURE behavioral OF t_ff IS
BEGIN
PROCESS
BEGIN
WAIT UNTIL clk'EVENT AND clk = '1' AND
clk'LAST_VALUE = '0';
IF enable = '1' THEN q