24.12.2012 Aufrufe

Schaltungsdesign mit VHDL

Schaltungsdesign mit VHDL

Schaltungsdesign mit VHDL

MEHR ANZEIGEN
WENIGER ANZEIGEN

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.

CONFIGURATION ha_config OF halfadder IS<br />

-- Blockkonfiguration<br />

FOR structural<br />

-- Komponentenkonfiguration<br />

FOR xor_instance: xor2<br />

USE ENTITY work.exor (behavioral)<br />

PORT MAP (c1,c2,c3) ;<br />

END FOR ;<br />

-- Komponentenkonfiguration<br />

FOR and_instance: and2<br />

USE CONFIGURATION work.and2_config<br />

PORT MAP (a => c4, b => c5, y => c6) ;<br />

END FOR ;<br />

END FOR ;<br />

END ha_config ;<br />

7 Konfigurieren von <strong>VHDL</strong>-Modellen<br />

Das folgende <strong>VHDL</strong>-Beispiel zeigt eine mögliche Konfiguration für<br />

die Architektur structural_4 des im Kapitel 5 (Abb. B-6) eingeführten<br />

3-2-AND-OR-INVERT-Komplexgatters. Hier werden Default-PORT<br />

MAP und Default-GENERIC MAP verwendet. Weitere Beispiele<br />

für Konfigurationen können den <strong>VHDL</strong>-Modellen auf der Diskette<br />

entnommen werden.<br />

CONFIGURATION aoi_config_4 OF aoi IS<br />

FOR structural_4 -- Blockkonf. (Architekturauswahl)<br />

FOR nor_stage -- Blockkonfiguration<br />

-- Komponentenkonfiguration<br />

FOR or_c : or2 USE ENTITY work.or2 (behavioral);<br />

END FOR;<br />

END FOR;<br />

FOR and_stage -- Blockkonfiguration<br />

-- Komponentenkonfigurationen<br />

FOR and_b : and2 USE ENTITY work.and2 (behavioral);<br />

END FOR;<br />

FOR and_a : and3 USE ENTITY work.and3 (behavioral);<br />

END FOR;<br />

END FOR;<br />

END FOR;<br />

END aoi_config_4;<br />

© G. Lehmann/B. Wunder/M. Selz 183

Hurra! Ihre Datei wurde hochgeladen und ist bereit für die Veröffentlichung.

Erfolgreich gespeichert!

Leider ist etwas schief gelaufen!