Schaltungsdesign mit VHDL

11.3.3 Überladen von Aufzähltypwerten
11 Spezielle Modellierungstechniken
Neben Unterprogrammen und Operatoren können auch die einzelnen
Werte eines Aufzähltyps überladen werden. Man denke z.B. an den Signalwert
'0' des Logiktyps bit und die '0' des benutzerdefinierten
Logiktyps mvl4. Tritt ein Ausdruck mit solchen Werten im
VHDL-Quelltext auf, so muß aus dem Kontext heraus klar sein, um
welchen Typ es sich dabei handelt. Kann dies nicht eindeutig festgestellt
werden, so ist eine explizite Typkennzeichnung erforderlich.
11.3.4 Explizite Typkennzeichnung
Bei mehrdeutigen Ausdrücken (s.o.) und Typen von Operanden ist die
explizite Kennzeichnung des gewünschten Typs durch sog. qualifizierte
Ausdrücke ("qualified expressions") erforderlich. Unter Angabe
des Typ- bzw. Untertypnamens haben sie folgende Syntax:
type_name'(expression)
Eine mögliche Konstellation für die Notwendigkeit eines solchen Konstruktes
zeigt folgendes Beispiel. Hier wird durch die Typkennzeichnung
explizit angegeben, welche Variante des mehrfach überladenen
Vergleichsoperators "=" zu verwenden ist.
USE work.fourval.ALL; -- siehe oben
ENTITY equal IS
PORT (a,b,c,d : IN mvl4;
w : OUT mvl4; x,y,z : OUT boolean );
END equal;
ARCHITECTURE behavioral OF equal IS
BEGIN -- verw. Funktion in [ ]
w