Schaltungsdesign mit VHDL

2 Synthese
Die folgenden beiden Architekturen (three und four) verwenden
logische Gleichungen zur Beschreibung der Funktion. Sie haben den
Nachteil, daß im Rahmen einer funktionalen Simulation beim Auftreten
von Signalen wie 'X', 'Z' oder 'H' an einem Eingang das Verhalten
des Gatters nicht korrekt modelliert ist, da in diesem Fall der
Ausgang den Wert '1' annehmen würde. Infolgedessen ist es hier zu
empfehlen, den vordefinierten NAND-Operator aus dem IEEE-Package
(wie in Architektur one oder two) zu verwenden.
ARCHITECTURE three OF nand2 IS
BEGIN
y(0)