Schaltungsdesign mit VHDL

B Die Sprache VHDL
5.1 Komponentendeklaration und
-instantiierung
In einer Komponentendeklaration werden im allgemeinen neben den
Ports (entsprechend den Pins des Sockeltyps) auch die zu übergebenden
Parameter (Generics) aufgeführt. Die Komponentendeklaration ist
somit ein Abbild der Entity des einzusetzenden Modells (ICs).
COMPONENT comp_name
[ GENERIC (
param_1 {, param_n } : type_name
[ := def_value ]
{ ; further_generic_declarations } );]
[ PORT (
{ port_1 {, port_n } : IN type_name
[ := def_value ] }
{ ; port_declarations_of_mode_OUT }
{ ; port_declarations_of_mode_INOUT }
{ ; port_declarations_of_mode_BUFFER } );]
END COMPONENT ;
Auch hier greift die Vereinheitlichung der Rahmensyntax von 393, so
daß sich folgende Syntax-Alternative ergibt:
COMPONENT comp_name [IS]
...
END COMPONENT [comp_name] ;
Einige Beispiele von Komponentendeklarationen:
COMPONENT inv
GENERIC (tpd_lh, tpd_hl : time := 0.8 ns) ;
PORT (a : IN bit; y : OUT bit) ;
END COMPONENT ;
COMPONENT or2
GENERIC (tpd_lh : time := 1.5 ns; tpd_hl : time := 1 ns) ;
PORT (a,b : IN bit; y : OUT bit) ;
END COMPONENT ;
108 © G. Lehmann/B. Wunder/M. Selz