24.12.2012 Aufrufe

Schaltungsdesign mit VHDL

Schaltungsdesign mit VHDL

Schaltungsdesign mit VHDL

MEHR ANZEIGEN
WENIGER ANZEIGEN

Erfolgreiche ePaper selbst erstellen

Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.

B Die Sprache <strong>VHDL</strong><br />

3.2.2.3 Abgeleitete Feldtypen<br />

Wie von den einfachen Typen können auch von den Feldtypen Untertypen<br />

abgeleitet werden. Im Unterschied zu einfachen Typen wird bei<br />

Feldtypen nicht der Wertebereich, sondern der Indexbereich eingeschränkt.<br />

Mehrfache Untertypableitungen sind auch hier nicht möglich.<br />

Die Syntax einer Untertyp-Deklaration von im allgemeinen mehrdimensionalen<br />

Feldtypen lautet folgendermaßen:<br />

SUBTYPE subtype_name IS base_type_name<br />

( range_low TO range_high<br />

{ , further_index_constraints } );<br />

SUBTYPE subtype_name IS base_type_name<br />

( range_high DOWNTO range_low<br />

{ , further_index_constraints } );<br />

TYPE bit_matrix IS ARRAY (1 TO 256, 1 TO 256) OF bit;<br />

SUBTYPE nachname IS string (1 TO 20); -- 20 Zeichen<br />

SUBTYPE word IS bit_vector (1 TO 16); -- 16 Bit<br />

SUBTYPE eight_word IS bit_matrix (1 TO 16, 1 TO 8);<br />

SUBTYPE byte IS word (1 TO 8); -- !! illegal !!<br />

Hinweis: Eine syntaktisch entsprechende Einschränkung des Indexbereiches<br />

kann auch erst bei der Objektdeklaration erfolgen.<br />

3.2.3 Zusammengesetzte Typen<br />

Will man mehrere Elemente unterschiedlichen Typs in einem Objekt<br />

kombinieren, so verwendet man zusammengesetzte Typen, im Englischen<br />

"records":<br />

TYPE record_type_name IS RECORD<br />

record_element_1_name : element_1_type ;<br />

{ record_element_n_name : element_n_type ;}<br />

END RECORD ;<br />

82 © G. Lehmann/B. Wunder/M. Selz

Hurra! Ihre Datei wurde hochgeladen und ist bereit für die Veröffentlichung.

Erfolgreich gespeichert!

Leider ist etwas schief gelaufen!