24.12.2012 Aufrufe

Schaltungsdesign mit VHDL

Schaltungsdesign mit VHDL

Schaltungsdesign mit VHDL

MEHR ANZEIGEN
WENIGER ANZEIGEN

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.

B Die Sprache <strong>VHDL</strong><br />

Nach Abarbeitung der Zeilen (6) bis (11) stellt sich die in Abb. B-<br />

22 rechts dargestellte Situation ein.<br />

p1 p2 p3 p4<br />

2 3 1 1<br />

nach Prozeßinitialisierung<br />

p1 p2 p3 p4<br />

7 8 7 8<br />

nach Prozeßausführung<br />

Abb. B-22: Verwendung von Zeigern<br />

Unvollständige Typdeklaration<br />

Um <strong>mit</strong> <strong>VHDL</strong> auch rekursive Strukturen modellieren zu können, sind<br />

neben den Zeigern auch die sog. "incomplete types" notwendig. Wie<br />

der Name besagt, stellen diese eine unvollständige Typdeklaration dar:<br />

TYPE type_name ;<br />

Die zugehörige vollständige Typdeklaration muß innerhalb desselben<br />

Deklarationsbereiches nachfolgen.<br />

Anwendung von unvollständigen Typdeklarationen<br />

Die Anwendung einer unvollständigen Typdeklaration zur Modellierung<br />

einer verketteten Liste wird am Beispiel einer Warteschlange<br />

gezeigt. Sie besteht aus beliebig vielen Elementen des Typs chain_<br />

element, die aus dem eigentlichen Datenelement vom Typ integer<br />

und einem Zeiger bestehen. Die Verkettung wird dadurch realisiert,<br />

daß der Zeiger jedes Elementes auf das nächste Element zeigt.<br />

Zur Handhabung der Funktionalität sind zusätzlich zwei Zeiger<br />

(first und last) erforderlich, die auf das erste bzw. letzte Element<br />

der Warteschlange zeigen (Abb. B-23).<br />

224 © G. Lehmann/B. Wunder/M. Selz

Hurra! Ihre Datei wurde hochgeladen und ist bereit für die Veröffentlichung.

Erfolgreich gespeichert!

Leider ist etwas schief gelaufen!