Etude de la fiabilité porteurs chauds et des performances des ...

tel-00117263, version 2 - 29 Jan 2007
Chapitre III
d’électrons (3.2eV à FOX = 0V/cm) que pour l’injection de trous pour lesquels φb,h = 4.8eV
en l’absence de champ. L’abaissement de la hauteur de barrière induit par les lignes de champ
dans l’oxyde est décrit par [10] :
φb,h = 4.8 − β � |FOX| − ϑ|FOX| 2/3
(III.8)
Dans le modèle est fait l’hypothèse que β vaut 2.59 × 10 −4 (V cm) 1/2 tout comme pour les élec-
trons et ϑ a été ajusté à 3.2 × 10 −5 V 1/3 cm 2/3 . A taux d’ionisation équivalent, la dégradation par
porteurs chauds est plus sévère pour les transistors NMOSFET que pour les transistors PMOS-
FET [11, 6]. Néanmoins, la dégradation HC dans les transistors PMOS submicroniques devient
un problème délicat à étudier [12].
Quand le dispositif est polarisé en mode de saturation, des trous sont injectés dans la région
désertée au Drain comme le montre la Fig. III.3. Quelques trous acquièrent assez d’énergie pour
causer l’ionisation par impact, on les appelle trous chauds (HH). Les électrons produits dans la
ZCE du Drain peuvent être redirigés vers l’oxyde et piégés pour les basses tensions VGS. Si la
densité des électrons piégés est suffisamment grande, la charge négative excessive dans l’oxyde
attirera des trous à l’interface Si-SiO2 et causera virtuellement une prolongation du Drain dans
le canal. Ce phénomène a pour conséquence une réduction de Leff et une diminution en valeur
absolue de la tension de seuil, |VT h|. Ceci peut être un problème sérieux pour les dispositifs à
canal court, particulièrement sensibles aux modulations de Leff et à l’enclenchement du phé-
nomène de perçage qui peut conduire à la défaillance totale du PMOS. Le maximum de dé-
gradation se produit quand le courant de Grille, IGS, est maximal. Le mécanisme de piégeage
d’électrons est dominant pour |VGS| < |VDS|, alors que le mécanisme d’injection de trous est
dominant pour |VGS| ≥ |VDS|. L’injection de trous a l’effet opposé au piégeage d’électrons : il
produit une augmentation de |VT h|.
Les effets porteurs chauds sont plus prononcés dans les dispositifs à canal court du fait qu’il
n’est généralement pas possible de maintenir le même champ électrique dans les dispositifs
réduits. C’est le cas quand une approche à réduction d’échelle à tension constante est mise
en application. Afin de maintenir des tensions d’alimentation relativement élevées et en même
temps réduire au minimum la génération HC, les technologies MOSFETs modernes mettent en
application généralement une structure légèrement dopée du Drain (LDD) [3, 13]. Le but de
cette région légèrement dopée entre le Drain et le canal est de décaler la position du champ
électrique maximal dans la ZCE vers le Drain. L’importance du champ est également réduite
[3, 13], où le pic de champ électrique montre une valeur minimum en fonction de la dose
d’implant [14]. L’effet net du passage à la structure LDD est une réduction du courant substrat
et un taux d’ionisation par impact inférieur, (qui a pour conséquence une génération d’états
d’interface moindre) et moins d’injections d’électrons dans l’oxyde.
113