Etude de la fiabilité porteurs chauds et des performances des ...

tel-00117263, version 2 - 29 Jan 2007
Thierry DI GILIO
vu le jour, le principal problème de la miniaturisation étant la dépendance directe et surtout in-
directe des caractéristiques électriques vis à vis des paramètres physiques contrôlables. Ceci en-
traîne de nombreux effets parasites qui modifient les performances et la consommation d’éner-
gie des systèmes.
Paramètre Réduction à champ Réduction à Réduction à champ
électrique constant tension constante électrostatique constant
Longueur de grille 1/K 1/K 1/K
Largeur de Grille 1/K 1/K 1/K
Epaisseur d’oxyde 1/K 1/K 1/K
Profondeur de jonction 1/K 1/K 1/K
Dopage K K 2 K 2 /λ
Tension de Drain 1/K 1 1/λ
Courant de Drain 1/K K K/λ 2
Tension de seuil 1/K 1 1/λ
Temps de propagation 1/K 1/K 1/K
Tension d’alimentation 1/K 1 1/λ
Capacité de Grille 1/K 1/K 1/K
Nombre de transistors K 2 K 2 K 2
Taille de puce 1 1 1
Puissance consommée 1 K 3 K 3 /λ 3
TAB. 3 – Lois de dessin utilisées pour réduire les dimensions des technologies déjà existantes.
Le premier schéma complet de lois d’intégration a été présenté par Dennard en 1974 3 . La
méthode s’appelle la réduction à champ électrique constant (voir le Tab. 3). Afin de réduire la
zone de désertion de porteurs, les champs internes, les courants, et les capacités, ainsi que toutes
les dimensions sont mesurés par un facteur K. Selon la variable, le paramètre peut être multiplié,
ou divisé par K. De cette manière, les effets parasites ont été évités dans une certaine mesure.
L’inconvénient principal de cette méthode est qu’il n’est souvent pas possible de modifier les
paramètres dans les proportions requises. Par l’exemple, le dopage de substrat a une limite supé-
rieure de 10 18 cm −3 . Ainsi, si la limite est déjà atteinte, il est impossible d’augmenter les doses
de dopants. La réduction de la tension de seuil pose également quelques problèmes particuliè-
rement délicats. Suivant le type d’application pour lesquelles ils sont employés, les tensions de
seuil des dispositifs varient. En effet, les circuits logiques rapides utilisent des transistors ra-
pides dits High Speed (HS) ayant de faibles tensions de seuil, alors que les circuits analogiques
3. R. H. Dennard, F. H. Gaensslen, H-N. Yu, V. L. Rideout, E. Bassous, A. R. LeBlanc, “Design of Ion-
Implanted MOSFET’s with Very Small Physical Dimensions”, IEEE Journal of Solid-State Circuits, Vol. SC-9,
pp.256-268, 1974.
4