10.02.2013 Views

Etude de la fiabilité porteurs chauds et des performances des ...

Etude de la fiabilité porteurs chauds et des performances des ...

Etude de la fiabilité porteurs chauds et des performances des ...

SHOW MORE
SHOW LESS

Create successful ePaper yourself

Turn your PDF publications into a flip-book with our unique Google optimized e-Paper software.

tel-00117263, version 2 - 29 Jan 2007<br />

b ) Cas <strong>de</strong>s transistors PMOS<br />

Chapitre III<br />

Pour compléter c<strong>et</strong>te étu<strong>de</strong> <strong>de</strong>s oxy<strong>de</strong>s moyens (6.5nm), nous avons stressé <strong>de</strong>s transistors<br />

PMOS <strong>de</strong> <strong>la</strong> technologie T2 pour i<strong>de</strong>ntifier le pire cas <strong>de</strong> dégradation. Comme pour le cas du<br />

NMOS, l’influence du champ vertical est plus importante avec <strong>la</strong> réduction <strong>de</strong> Tox. La Fig.<br />

III.28 compare les différents type d’injections possibles suivant <strong>la</strong> tension <strong>de</strong> Stress VGS pour<br />

une tension <strong>de</strong> Drain <strong>de</strong> −4.5V [29]. A très bas VGS (au maximum du courant électronique <strong>de</strong><br />

Grille), on observe une augmentation du courant <strong>de</strong> Drain (en valeur absolue) re<strong>la</strong>tive à l’eff<strong>et</strong><br />

du raccourcissement du canal dû à <strong>la</strong> charge négative. En valeur re<strong>la</strong>tive, c<strong>et</strong>te variation reste<br />

inférieure au régime VG- <strong>et</strong> HH. Ces <strong>de</strong>ux <strong>de</strong>rniers cas <strong>de</strong> figure correspon<strong>de</strong>nt respectivement<br />

à <strong>la</strong> condition d’injections uniforme VDS = 0V , <strong>et</strong> aux injections plus localisées <strong>de</strong> trous <strong>chauds</strong><br />

pour VGS ≈ VDS. Un premier résultat nouveau, est le fait que <strong>la</strong> condition pire-cas PMOS est<br />

<strong>de</strong>venue VGS = VDS à fort champ <strong>la</strong>téral, montrant une réduction n<strong>et</strong>te du piégeage d’électrons.<br />

D’autre part, le comportement à <strong>la</strong> po<strong>la</strong>risation IBSmax, se démarque du résultat standard HE en<br />

piégeage d’électrons. Le <strong>de</strong>rnier a nécessité une attention particulière que nous abor<strong>de</strong>rons plus<br />

tard.<br />

D<br />

W<br />

F<br />

V<br />

5<br />

6<br />

.<br />

1<br />

-<br />

=<br />

DS<br />

GS V =<br />

Fo V<br />

- IS / IS<br />

F<br />

10 0<br />

10 -1<br />

10 -2<br />

10 -3<br />

10 0<br />

PMOS W p /L p = 10/0.36 µm, T ox = 6.5nm<br />

V /V (V): HH -4.5/-3.9<br />

DS GS VG= -4.5V<br />

>0<br />

HE -4.5/-0.85<br />

10 1<br />

10 2<br />

e- trapping<br />

10 3<br />

STRESS TIME (s)<br />

IB -4.5/-1.5<br />

FIG. III.28 – Comparaison <strong>de</strong>s mécanismes d’injection HH, IB <strong>et</strong> VG- dans les transistors<br />

PMOS <strong>de</strong> <strong>la</strong> technologie T2 [29].<br />

La Fig. III.29 compare les mo<strong>de</strong>s <strong>de</strong> mesure direct <strong>et</strong> inverse <strong>de</strong> <strong>la</strong> dégradation du courant en<br />

régime saturé pour VDD,VDD <strong>et</strong> VDD/2,VDD/2. La réduction du courant <strong>de</strong> Drain est plus forte<br />

à VDD/2 qu’à VDD. Ceci est lié à l’écrantage d’une partie <strong>de</strong>s défauts par l’extension <strong>de</strong> <strong>la</strong> ZCE<br />

pour <strong>la</strong> po<strong>la</strong>risation VDD,VDD. En eff<strong>et</strong> quand VDS = VGS = VDD/2 l’extension <strong>de</strong> <strong>la</strong> zone <strong>de</strong><br />

N it<br />

10 4<br />

10 5<br />

137

Hooray! Your file is uploaded and ready to be published.

Saved successfully!

Ooh no, something went wrong!