Etude de la fiabilité porteurs chauds et des performances des ...

tel-00117263, version 2 - 29 Jan 2007
����
�����
�����
�� �
�������������������������� �� ������
��� �
�� �
�� �
��� �
� �� ��������
�� �
������
�����
�� �
������
������
�� �
Chapitre III
FIG. III.30 – Variations de la tension de seuil pour les transistors PMOS au cours d’un stress
IB.
Dans cette section, nous venons de voir que pour la technologie T2, les transistors NMOS
vieillissent plus rapidement lorsqu’ils sont soumis à des injections de porteurs chauds dans les
conditions de polarisation du maximum de courant substrat. Ce sont les électrons qui semblent
être à l’origine de la dégradation des caractéristiques électriques par la génération d’états d’in-
terface. Le transistor PMOS est également le plus fortement dégradé dans ces conditions. Tou-
tefois, le mécanisme n’est pas identique, puisqu’on observe un retournement : la génération
d’états donneurs à l’interface (N +
it ) domine à long terme, la création de pièges accepteurs dans
l’oxyde (N − ot) aux temps courts. Dans les deux cas, ce type de dégradation influe directement
sur les vitesses de commutation des circuits logiques, lié à la réduction de IDS.
III.2.4 Oxydes minces : 2.1nm
Dans cette section, nous allons décrire les mécanismes de vieillissement des dispositifs
CMOS à oxyde de Grille ultra minces (2.1nm). Le régime porteurs chauds est caractérisé avec
les courbes IBS − VGS pour plusieurs valeurs de la tension de Drain, afin de déterminer les pics
de courant Substrat associés à VGS. La Fig. III.54 présente ces caractéristiques pour la filière
GO1. Le PMOS présente un ratio classique VGS/VDS proche de 0.3, et pratiquement constant
vis à vis de la tension de Drain. Le NMOS présente une valeur de ce ratio plus singulière dans la
mesure où il n’est pas constant, puisqu’il varie de 1 pour VDS = VDD à 0.5 quand VDS = 3.5V .
139