Etude de la fiabilité porteurs chauds et des performances des ...

tel-00117263, version 2 - 29 Jan 2007
Thierry DI GILIO
III.3 Stress alternés
Nous appelons stress alternés, de courtes successions d’injections HH et HE. Nous avons
utilisé ce type de manipulation dans le but de révéler l’existence de pièges neutres générés par
l’injection de trous dans le transistor NMOS [36, 37]. D’autre part, cette technique a permis
de mettre en évidence des pièges d’interface accepteurs chargés négativement. On distingue en
effet dans la littérature des pièges lents et rapides [38]:
• les états lents sont des pièges de charges dans le volume de l’oxyde, mais à une distance
proche de l’interface (dite longueur tunnel), pour qu’ils puissent communiquer avec la
couche d’inversion par conduction tunnel [39];
• les pièges dits rapides correspondent aux pièges situés sur l’interface [40].
III.3.1 Influence des pièges neutres dans les oxydes épais
Nous avons étudié l’effet de l’alternance d’injections de trous chauds et d’électrons chauds
sur transistor NMOS de la technologie T1. Nous avons commencé par une injection longue de
trous chauds (phase 0 → 1) réalisée pour VDS = 7.5V et VGS = 1.5V pendant 40000s suivie
d’une injection courte (60s) d’électrons chauds (SEI) à VGS = VDS = 7.5V (phase 1 → 2) et
d’une autre injection courte (60s) de trous chauds à VDS = 7.5V et VGS = 1.5V (phase 2 → 3).
On observe sur la Fig. III.61 que cette succession d’injections, entraîne de nettes variations
du courant de Drain en régime linéaire, avec des décalages des courbes non parallèles, donnant
des variations de de la tension de seuil ∆VT h = 0.3V puis ∆VT h = −0.15V . Rappelons que les
décalages de la tension de seuil ont été décrits en II.1.2 par l’équation (II.5). Ceci indique donc
une forte charge négative sur des pièges accepteurs [36, 37].
Par le passé, des preuves claires ont démontré les influences de la création des pièges d’élec-
trons dans les structures MOS soumises à l’injection de trous chauds [36]. Ces défauts révélés
par des injections de porteurs localisées ont été soigneusement mis en évidence par les dégra-
dations des caractéristiques I-V et des simulations bidimensionnelles jusque dans la région de
recouvrement Grille-Drain dans les transistors NMOS de type LDD grâce à l’emploi de la tech-
nique FG [37].
La Fig. III.61 illustre le comportement de type accepteur de ces pièges [36, 37] avec les
courbes IDS − VGS avant et après la contrainte HH (phase 0 → 1) suivie de l’injection SEI qui
décale la courbe vers les tensions de Grille positives (phase → 2), alors qu’une injection SHI
renvoie la caractéristique sur la courbe post-stress (phase 3). Différentes explications ont été
données au sujet de ce comportement privilégiant la création de pièges neutres localisés au des-
sus de la zone recouvrement [41]. Des études plus récentes utilisant des expériences de charge
166